-
公开(公告)号：CN105047542B
公开(公告)日：2019-05-14
申请号：CN201510561169.9
申请日：2015-09-06
IPC分类号： H01L21/04 , H01L29/78 , H01L29/423
摘要： 本发明提供一种沟槽型碳化硅MOSFET功率器件的制造方法，所述方法包括如下步骤：1)提供第一导电类型的碳化硅外延衬底；2)于所述外延衬底上制造第二导电类型的碳化硅阱区；3)于所述碳化硅阱区表面形成第一杂质区域；4)于所述第一杂质区域制备穿过所述第一杂质区域和所述碳化硅阱区延伸至所述外延层中的沟槽；5)于所述沟槽内表面形成初始栅极；6)氧化所述初始栅极形成栅极电介质层；7)于所述栅极电介质层上制作栅电极；8)于所述碳化硅阱区和第一杂质区域表面上形成第一接触；9)于所述碳化硅衬底的背面形成第二接触。本发明改善了碳化硅氧化形成栅极电介质时，于沟道区域界面处形成碳聚集的现象，提高了栅极电介质层质量。
-
公开(公告)号：CN106611700B
公开(公告)日：2019-07-12
申请号：CN201510685847.2
申请日：2015-10-21
IPC分类号： H01L21/04
摘要： 本发明公开了一种碳化硅表面氧化膜的制备方法，所述方法包括如下步骤：1)清洗包括衬底(11)和外延薄膜(12)的碳化硅材料(10)；2)对所述外延薄膜(12)的上表面进行氧等离子体处理；3)高温下氢气预处理步骤2)所得样品(13)；4)氧化步骤3)所得样品(14)，得氧化膜(15)。本发明方法通过于碳化硅氧化膜形成前进行碳化硅表面钝化，提高碳化硅氧化膜质量，降低碳化硅/二氧化硅界面态密度，该方法简单易行，适用于大规模的工业生产。
-
公开(公告)号：CN105354352B
公开(公告)日：2019-06-21
申请号：CN201510624431.X
申请日：2015-09-25
摘要： 本发明提供一种4H‑SiC材料8°偏角三维原子结构模型及其构建方法和应用。所述模型为4H‑SiC六方晶胞的周期性重复结构，晶胞参数为：α＝90°，β＝90°，γ＝120°，所述晶胞由中心为硅原子的四面体构成，碳硅键长为所述模型上表面沿(0001)面向偏8°；所述模型以计算机辅助构建而成，方法步骤简单易行，其制作完全按照实际生产过程中对碳化硅表面的处理方法；本发明的4H‑SiC材料8°偏角三维原子结构模型可应用于碳化硅氧化原理、碳化硅欧姆接触、碳化硅外延等碳化硅材料与其他材料界面研究中，较通常使用的无偏角原子模型更接近于实际应用，研究结果与实际情况更接近，更具有参考价值。
-
公开(公告)号：CN106611700A
公开(公告)日：2017-05-03
申请号：CN201510685847.2
申请日：2015-10-21
IPC分类号： H01L21/04
CPC分类号： H01L21/045
摘要： 本发明公开了一种碳化硅表面氧化膜的制备方法，所述方法包括如下步骤：1)清洗包括衬底(11)和外延薄膜(12)的碳化硅材料(10)；2)对所述外延薄膜(12)的上表面进行氧等离子体处理；3)高温下氢气预处理步骤2)所得样品(13)；4)氧化步骤3)所得样品(14)，得氧化膜(15)。本发明方法通过于碳化硅氧化膜形成前进行碳化硅表面钝化，提高碳化硅氧化膜质量，降低碳化硅/二氧化硅界面态密度，该方法简单易行，适用于大规模的工业生产。
-
公开(公告)号：CN105354352A
公开(公告)日：2016-02-24
申请号：CN201510624431.X
申请日：2015-09-25
CPC分类号： G06F17/5009 , G06T17/00
摘要： 本发明提供一种4H-SiC材料8°偏角三维原子结构模型及其构建方法和应用。所述模型为4H-SiC六方晶胞的周期性重复结构，晶胞参数为：α＝90°，β＝90°，γ＝120°，所述晶胞由中心为硅原子的四面体构成，碳硅键长为所述模型上表面沿(0001)面向偏8°；所述模型以计算机辅助构建而成，方法步骤简单易行，其制作完全按照实际生产过程中对碳化硅表面的处理方法；本发明的4H-SiC材料8°偏角三维原子结构模型可应用于碳化硅氧化原理、碳化硅欧姆接触、碳化硅外延等碳化硅材料与其他材料界面研究中，较通常使用的无偏角原子模型更接近于实际应用，研究结果与实际情况更接近，更具有参考价值。
-
公开(公告)号：CN105118786A
公开(公告)日：2015-12-02
申请号：CN201510559434.X
申请日：2015-09-06
IPC分类号： H01L21/336 , H01L21/28 , H01L29/423
摘要： 本发明提供一种碳化硅MOSFET功率器件的制造方法，所述方法包括如下步骤：1)提供第一导电类型碳化硅外延衬底；2)所述外延衬底上制造第二导电类型的碳化硅阱区；3)于所述导电沟道区域的电流上行侧和下行侧分别形成第一和第二杂质区域；4)制造初始栅极；5)氧化初始栅极形成栅极电介质层；6)于所述栅极电介质层上形成导电的栅电极；7)形成第一接触和栅极接触；8)于所述碳化硅衬底的背面形成第二接触。本发明方法避免了一次性形成较厚的栅极电介质层，改善了碳化硅氧化形成栅极电介质时，栅极电介质和沟道区域界面处形成的碳聚集，提高了栅极电介质层质量。
-
公开(公告)号：CN105047542A
公开(公告)日：2015-11-11
申请号：CN201510561169.9
申请日：2015-09-06
IPC分类号： H01L21/04 , H01L29/78 , H01L29/423
CPC分类号： H01L29/66068 , H01L29/401 , H01L29/4236 , H01L29/42364 , H01L29/7827
摘要： 本发明提供一种沟槽型碳化硅MOSFET功率器件的制造方法，所述方法包括如下步骤：1)提供第一导电类型的碳化硅外延衬底；2)于所述外延衬底上制造第二导电类型的碳化硅阱区；3)于所述碳化硅阱区表面形成第一杂质区域；4)于所述第一杂质区域制备穿过所述第一杂质区域和所述碳化硅阱区延伸至所述外延层中的沟槽；5)于所述沟槽内表面形成初始栅极；6)氧化所述初始栅极形成栅极电介质层；7)于所述栅极电介质层上制作栅电极；8)于所述碳化硅阱区和第一杂质区域表面上形成第一接触；9)于所述碳化硅衬底的背面形成第二接触。本发明改善了碳化硅氧化形成栅极电介质时，于沟道区域界面处形成碳聚集的现象，提高了栅极电介质层质量。
-
公开(公告)号：CN105185833B
公开(公告)日：2020-01-03
申请号：CN201510624450.2
申请日：2015-09-25
IPC分类号： H01L29/78 , H01L21/336 , H01L29/06
摘要： 本发明提供一种隐埋沟道碳化硅沟槽栅MOSFETs器件及其制备方法，该器件包括：n型碳化硅衬底，所述衬底上的n型碳化硅漂移层，所述漂移层内包含具有间隔的p+型碳化硅区，所述p+型碳化硅区之间含有n+碳化硅源区；位于所述p+型碳化硅区之间且在所述n+碳化硅源区下的n型碳化硅漂移层内的n型隐埋沟道；位于所述n+碳化硅源区下且在所述n型隐埋沟道内与所述p+型碳化硅区相对的p型碳化硅区；沟槽栅介质；栅接触；基区接触；源接触；漏接触。本发明在沟槽栅MOSFET结构的基础上，通过反掺杂部分p阱区，以实现用于提供源和漏导电通道的隐埋沟道，避免表面电子有效迁移率低和阈值电压偏高的问题，实现常关型器件。
-
公开(公告)号：CN105185833A
公开(公告)日：2015-12-23
申请号：CN201510624450.2
申请日：2015-09-25
IPC分类号： H01L29/78 , H01L21/336 , H01L29/06
摘要： 本发明提供一种隐埋沟道碳化硅沟槽栅MOSFETs器件及其制备方法，该器件包括：n型碳化硅衬底，所述衬底上的n型碳化硅漂移层，所述漂移层内包含具有间隔的p+型碳化硅区，所述p+型碳化硅区之间含有n+碳化硅源区；位于所述p+型碳化硅区之间且在所述n+碳化硅源区下的n型碳化硅漂移层内的n型隐埋沟道；位于所述n+碳化硅源区下且在所述n型隐埋沟道内与所述p+型碳化硅区相对的p型碳化硅区；沟槽栅介质；栅接触；基区接触；源接触；漏接触。本发明在沟槽栅MOSFET结构的基础上，通过反掺杂部分p阱区，以实现用于提供源和漏导电通道的隐埋沟道，避免表面电子有效迁移率低和阈值电压偏高的问题，实现常关型器件。
-
公开(公告)号：CN105140283A
公开(公告)日：2015-12-09
申请号：CN201510449403.9
申请日：2015-07-28
CPC分类号： H01L29/7827 , H01L21/0465 , H01L29/0684 , H01L29/66068
摘要： 本发明提供一种碳化硅(SiC)金属-氧化物-半导体场效应晶体管(MOSFET)功率器件及其制作方法，该器件包括：n型的碳化硅衬底，所述衬底上的n型碳化硅漂移层，所述漂移层包含具有一定间隔的含有n型碳化硅源区的p型碳化硅区，所述漂移层上的n型碳化硅外延层，所述外延层被所述n型碳化硅区间隔，所述外延层上的氧化层，所述氧化层上的n型多晶层；自p型碳化硅区上的n型碳化硅外延区延伸至n型漂移层上的n型碳化硅外延区的n型沟道。本发明可减少经过离子注入和高温退火处理后的SiC和栅介质之间的界面态密度，减少器件的性能退化，提高沟道载流子的有效迁移率。本发明方法利用栅接触多晶层作为源离子注入掩膜，简化了碳化硅MOSFET器件的制作方法。
-
-
-
-
-
-
-
-
-
搜索结果
257 条记录 (耗时 0.166 秒)
