-
公开(公告)号：CN103155123B
公开(公告)日：2016-02-10
申请号：CN201180049254.7
申请日：2011-07-27
申请人： 国际商业机器公司
IPC分类号： H01L21/336 , H01L29/78
CPC分类号： H01L21/26506 , H01L21/26586 , H01L29/1054 , H01L29/1083 , H01L29/6659
摘要： 提供一种半导体结构，该半导体结构包括位于硅锗(SiGe)沟道14的表面上的p沟道场效应晶体管(pFET)器件，其中源极区域和漏极区域26的结分布是突变的。在本公开中通过在直接位于Si衬底12之上的SiGe沟道层14下方形成N或C掺杂的Si层16而提供pFET器件的突变源极/漏极结。因而提供如下结构，在该结构中N或C掺杂的Si层16(夹在SiGe沟道层与Si衬底之间)对于p型掺杂剂具有与下覆SiGe沟道层大致相同的扩散速率。由于N或C掺杂的Si层和上覆SiGe沟道层14对于p型掺杂剂具有基本相同的扩散率，并且由于N或C掺杂的Si层16阻止p型掺杂剂扩散到下覆Si衬底中，所以可以形成突变源极/漏极结。
-
公开(公告)号：CN102439700B
公开(公告)日：2015-01-28
申请号：CN201080014684.0
申请日：2010-04-22
申请人： 国际商业机器公司
IPC分类号： H01L21/283 , H01L29/49
CPC分类号： H01L21/823462 , H01L21/28229 , H01L21/84 , H01L27/1203
摘要： 公开了涉及在掺杂半导体阱上形成多种栅极叠层(100，...，600)。在该掺杂半导体阱(22，24)上形成高介电常数(高-k)栅极电介质(30L)。在一个器件区域中形成金属栅极层(42L)，而在其它器件区域(200，400，500，600)中暴露该高-k栅极电介质。在其它器件区域中形成具有不同厚度的阈值电压调整氧化物层。然后在该阈值电压调整氧化物层上形成导电栅极材料层(72L)。一种类型的场效应晶体管包括：包括高-k栅极电介质部分的栅极电介质。其它类型的场效应晶体管包括：包括高-k栅极电介质部分和具有不同厚度的第一阈值电压调整氧化物部分的栅极电介质。通过使用不同栅极电介质叠层及具有相同掺杂物浓度的掺杂半导体阱，提供具有不同阈值电压的场效应晶体管。
-
公开(公告)号：CN103930998A
公开(公告)日：2014-07-16
申请号：CN201280052232.0
申请日：2012-10-26
申请人： 国际商业机器公司
IPC分类号： H01L29/786
CPC分类号： H01L29/66803
摘要： 一种结构包括：衬底；在衬底上设置的晶体管，该晶体管包括由用碳注入的硅构成的鳍片；以及栅极介质层和栅极金属层，覆盖鳍片的限定晶体管的沟道的部分。在该结构中，选择在鳍片中的碳浓度以建立晶体管的期望的电压阈值。还公开了制备鳍片FET晶体管的方法。同样公开了具有碳注入的阱的平面晶体管，其中选择在阱中的碳浓度以建立晶体管的期望的电压阈值。
-
公开(公告)号：CN101887916A
公开(公告)日：2010-11-17
申请号：CN201010177469.4
申请日：2010-05-11
申请人： 国际商业机器公司
IPC分类号： H01L29/78 , H01L29/49 , H01L27/092 , H01L21/336 , H01L21/8238 , H01L21/28
CPC分类号： H01L29/4983 , H01L21/28114 , H01L21/28132 , H01L29/42368 , H01L29/42376 , H01L29/513 , H01L29/6659 , H01L29/7835 , Y10S257/90
摘要： 本发明涉及不对称半导体器件及其制造方法。提供一种半导体结构，其包括位于高k栅极电介质的表面上的不对称栅极叠层。所述不对称栅极叠层包括第一部分和第二部分，其中所述第一部分具有不同于所述第二部分的阈值电压。本发明的不对称栅极叠层的第一部分从下到上包括阈值电压调节材料和至少第一导电分隔物，而本发明的不对称栅极叠层的第二部分包括位于所述栅极电介质之上的至少第二导电分隔物。在一些实施例中，第二导电分隔物与下伏的高k栅极电介质直接接触，而在其中第一和第二导电分隔物由不同的导电材料构成的其他实施例中，第二导电分隔物的基部与阈值电压调节材料直接接触。
-
公开(公告)号：CN103930998B
公开(公告)日：2017-06-09
申请号：CN201280052232.0
申请日：2012-10-26
申请人： 国际商业机器公司
IPC分类号： H01L29/786
CPC分类号： H01L29/66803
摘要： 一种结构包括：衬底；在衬底上设置的晶体管，该晶体管包括由用碳注入的硅构成的鳍片；以及栅极介质层和栅极金属层，覆盖鳍片的限定晶体管的沟道的部分。在该结构中，选择在鳍片中的碳浓度以建立晶体管的期望的电压阈值。还公开了制备鳍片FET晶体管的方法。同样公开了具有碳注入的阱的平面晶体管，其中选择在阱中的碳浓度以建立晶体管的期望的电压阈值。
-
公开(公告)号：CN101887916B
公开(公告)日：2014-06-04
申请号：CN201010177469.4
申请日：2010-05-11
申请人： 国际商业机器公司
IPC分类号： H01L29/78 , H01L29/49 , H01L27/092 , H01L21/336 , H01L21/8238 , H01L21/28
CPC分类号： H01L29/4983 , H01L21/28114 , H01L21/28132 , H01L29/42368 , H01L29/42376 , H01L29/513 , H01L29/6659 , H01L29/7835 , Y10S257/90
摘要： 本发明涉及不对称半导体器件及其制造方法。提供一种半导体结构，其包括位于高k栅极电介质的表面上的不对称栅极叠层。所述不对称栅极叠层包括第一部分和第二部分，其中所述第一部分具有不同于所述第二部分的阈值电压。本发明的不对称栅极叠层的第一部分从下到上包括阈值电压调节材料和至少第一导电分隔物，而本发明的不对称栅极叠层的第二部分包括位于所述栅极电介质之上的至少第二导电分隔物。在一些实施例中，第二导电分隔物与下伏的高k栅极电介质直接接触，而在其中第一和第二导电分隔物由不同的导电材料构成的其他实施例中，第二导电分隔物的基部与阈值电压调节材料直接接触。
-
-
公开(公告)号：CN103155123A
公开(公告)日：2013-06-12
申请号：CN201180049254.7
申请日：2011-07-27
申请人： 国际商业机器公司
IPC分类号： H01L21/336 , H01L29/78
CPC分类号： H01L21/26506 , H01L21/26586 , H01L29/1054 , H01L29/1083 , H01L29/6659
摘要： 提供一种半导体结构，该半导体结构包括位于硅锗(SiGe)沟道14的表面上的p沟道场效应晶体管(pFET)器件，其中源极区域和漏极区域26的结分布是突变的。在本公开中通过在直接位于Si衬底12之上的SiGe沟道层14下方形成N或C掺杂的Si层16而提供pFET器件的突变源极/漏极结。因而提供如下结构，在该结构中N或C掺杂的Si层16(夹在SiGe沟道层与Si衬底之间)对于p型掺杂剂具有与下覆SiGe沟道层大致相同的扩散速率。由于N或C掺杂的Si层和上覆SiGe沟道层14对于p型掺杂剂具有基本相同的扩散率，并且由于N或C掺杂的Si层16阻止p型掺杂剂扩散到下覆Si衬底中，所以可以形成突变源极/漏极结。
-
-
公开(公告)号：CN102439700A
公开(公告)日：2012-05-02
申请号：CN201080014684.0
申请日：2010-04-22
申请人： 国际商业机器公司
IPC分类号： H01L21/283 , H01L29/49
CPC分类号： H01L21/823462 , H01L21/28229 , H01L21/84 , H01L27/1203
摘要： 公开了涉及在掺杂半导体阱上形成多种栅极叠层(100，...，600)。在该掺杂半导体阱(22，24)上形成高介电常数(高-k)栅极电介质(30L)。在一个器件区域中形成金属栅极层(42L)，而在其它器件区域(200，400，500，600)中暴露该高-k栅极电介质。在其它器件区域中形成具有不同厚度的阈值电压调整氧化物层。然后在该阈值电压调整氧化物层上形成导电栅极材料层(72L)。一种类型的场效应晶体管包括：包括高-k栅极电介质部分的栅极电介质。其它类型的场效应晶体管包括：包括高-k栅极电介质部分和具有不同厚度的第一阈值电压调整氧化物部分的栅极电介质。通过使用不同栅极电介质叠层及具有相同掺杂物浓度的掺杂半导体阱，提供具有不同阈值电压的场效应晶体管。
-
-
-
-
-
-
-
-
-
搜索结果
11 条记录 (耗时 0.026 秒)
