场效应晶体管和形成晶体管的方法

    公开(公告)号:CN103227197B

    公开(公告)日:2016-02-03

    申请号:CN201310024264.6

    申请日:2013-01-23

    摘要: 本发明涉及场效应晶体管和形成晶体管的方法。公开的是金属氧化物半导体场效应晶体管(MOSFET)结构的实施例及制造该结构的方法。该结构包括源极/漏极区域和在源极/漏极区域之间的沟道区域。源极/漏极区域可以包括对源极/漏极掺杂剂具有高扩散率的硅。沟道区域包括为最优化载流子迁移率和带能并且为具有低源极/漏极掺杂剂扩散率而选择的硅合金。在工艺期间,源极/漏极掺杂剂可以扩散到沟道区域的边缘部分。然而,因为硅合金向源极/漏极掺杂剂的低扩散率,掺杂剂不会深地扩散到沟道区域中。由此,硅合金沟道区域的边缘部分和源极/漏极区域可以具有基本相同的掺杂剂分布,但是与硅合金沟道区域的中心部分具有不同的掺杂剂分布。

    替代栅极鳍片结构和方法

    公开(公告)号:CN103247685A

    公开(公告)日:2013-08-14

    申请号:CN201310045924.9

    申请日:2013-02-05

    摘要: 本发明涉及替代栅极鳍片结构和方法。鳍片场效应晶体管(鳍片FET)结构和制造包括硅鳍片的鳍片FET的方法,该硅鳍片包括沟道区域和在沟道区域的每个端部上形成的源极/漏极(S/D)区域,其中沟道区域的整个底表面接触下绝缘体的顶表面并且S/D区域的底表面接触下硅锗(SiGe)层的顶表面的第一部分。鳍片FET结构还包括外部S/D区域,其接触每个S/D区域的顶表面和两个侧表面以及下SiGe层的顶表面的第二部分。鳍片FET结构还包括替代栅极或者栅极叠层,其接触在沟道区域的顶表面和两个侧表面上形成的保形介质,该栅极叠层被设置在下绝缘体之上且不在下SiGe层的第一和第二部分之上,其中替代栅极与外部S/D区域通过保形介质电绝缘。

    场效应晶体管和形成晶体管的方法

    公开(公告)号:CN103227197A

    公开(公告)日:2013-07-31

    申请号:CN201310024264.6

    申请日:2013-01-23

    摘要: 本发明涉及场效应晶体管和形成晶体管的方法。公开的是金属氧化物半导体场效应晶体管(MOSFET)结构的实施例及制造该结构的方法。该结构包括源极/漏极区域和在源极/漏极区域之间的沟道区域。源极/漏极区域可以包括对源极/漏极掺杂剂具有高扩散率的硅。沟道区域包括为最优化载流子迁移率和带能并且为具有低源极/漏极掺杂剂扩散率而选择的硅合金。在工艺期间,源极/漏极掺杂剂可以扩散到沟道区域的边缘部分。然而,因为硅合金向源极/漏极掺杂剂的低扩散率,掺杂剂不会深地扩散到沟道区域中。由此,硅合金沟道区域的边缘部分和源极/漏极区域可以具有基本相同的掺杂剂分布,但是与硅合金沟道区域的中心部分具有不同的掺杂剂分布。

    用于测量场效应晶体管的栅极隧穿泄漏参数的方法和结构

    公开(公告)号:CN101427378B

    公开(公告)日:2011-03-23

    申请号:CN200680015718.1

    申请日:2006-05-09

    IPC分类号: H01L29/00 H01L29/76

    摘要: 一种用于测量泄漏电流的结构(100)和方法。所述结构包括:在半导体衬底(175)中形成的体(105);在所述硅体(105)的顶表面上的介质层(125/130);以及在所述介质层(125/130)的顶表面上的导电层(110),所述介质层(125/130)的第一区域具有第一厚度(T1)以及在所述导电层(110)与所述体(105)的所述顶表面之间的所述介质层(125/130)的第二区域具有第二厚度(T2),所述第二厚度(T2)与所述第一厚度(T1)不同,其中所述硅体与所述导电层电隔离。所述方法包括,提供具有不同的第一介质区域(125/130)的面积和相同的第二介质区域(125/130)的面积或具有相同的第一介质区域(125/130)的面积和不同的第二介质区域(125/130)的面积的两个上述结构(100),对于每一个结构(100)测量在所述导电层(110)与所述体(105)之间的电流并基于所述两个器件的所述电流测量和介质层(125/130)面积计算栅极隧穿泄漏电流。

    半导体结构及其制造或操作方法

    公开(公告)号:CN101764104A

    公开(公告)日:2010-06-30

    申请号:CN200910220892.5

    申请日:2009-11-16

    摘要: 本发明涉及半导体结构及其制造或操作方法。直接在绝缘体上半导体(SOI)衬底的掩埋绝缘体层之下形成第一掺杂半导体区域和第二掺杂半导体区域,第一掺杂半导体区域具有与底部半导体层相同类型的掺杂,第二掺杂半导体区域具有相反类型的掺杂。使第一掺杂半导体区域和第二掺杂半导体区域电接地或相对于底部半导体层以这样的电压正向偏置,该电压不足以由于少数载流子向底部半导体层的正向偏置注入而导致过量的电流,即,电势差不超过0.6V到0.8V。通过连接到第一和第二掺杂半导体区域的电接触来排出由顶部半导体层上的半导体器件中的电信号在诱导的电荷层中形成的电荷,由此降低上面的半导体器件中的谐波信号并增强作为射频(RF)开关的半导体器件的性能。

    可编程半导体器件及其制造和使用方法

    公开(公告)号:CN100541780C

    公开(公告)日:2009-09-16

    申请号:CN200610101306.1

    申请日:2006-07-14

    IPC分类号: H01L23/525 H01L21/768

    摘要: 本发明涉及可编程半导体器件,优选FinFET或三栅极结构,该器件包括第一接触元件,第二接触元件,以及连接在第一和第二接触元件之间的至少一个鳍片形熔丝链接区域。第二接触元件与第一接触元件横向隔开,并且鳍片形熔丝链接区域具有垂直切口部分。流经鳍片形熔丝链接区域的编程电流引起电阻的显著增加或在垂直切口部分中形成中断。可选地,垂直切口部分可以包括介质材料,并且在覆盖垂直切口部分的栅极电极和一个接触元件之间施加的编程电压断开介质材料并且允许电流在栅极电极和鳍片形熔丝链接区域之间流动。

    半导体结构及其制造方法

    公开(公告)号:CN101179083A

    公开(公告)日:2008-05-14

    申请号:CN200710166837.3

    申请日:2007-10-22

    IPC分类号: H01L27/12 H01L21/84

    摘要: 一种半导体结构包括位于隔离衬底之上的半导体台面。所述半导体台面包括通过在其间插入的隔离区域与包括第二掺杂区域的第二端相分隔的包括第一掺杂区域的第一端。所述第一掺杂区域和所述第二掺杂区域具有不同的极性。所述半导体结构还包括位于所述第二掺杂区域之上的所述半导体台面的水平顶表面之上沟道停止介质层。所述半导体结构还包括使用所述第一端的侧壁表面和顶表面作为第一沟道区域定位的第一器件,以及使用所述第二端的侧壁而不是顶表面作为第二沟道区域定位的第二器件。一种源自前述半导体结构的相关的方法。还包括一种包括所述半导体结构的半导体电路。