公开(公告)号：CN106206728B

公开(公告)日：2019-04-16

申请号：CN201510251446.6

申请日：2015-05-18

Applicant: 力晶科技股份有限公司

Inventor： 永井享浩

IPC: H01L29/78 ,  H01L29/788 ,  H01L27/11519 ,  H01L27/11524 ,  H01L27/11526 ,  H01L27/11536 ,  H01L27/11539 ,  H01L27/11541 ,  H01L29/49 ,  H01L29/51 ,  H01L21/336

CPC classification number: H01L27/11526 ,  H01L21/2652 ,  H01L21/26586 ,  H01L27/11519 ,  H01L27/11524 ,  H01L27/11536 ,  H01L27/11539 ,  H01L27/11541 ,  H01L29/4925 ,  H01L29/4983 ,  H01L29/513 ,  H01L29/66492 ,  H01L29/6659 ,  H01L29/66825 ,  H01L29/7833 ,  H01L29/7836 ,  H01L29/788

Abstract: 本发明公开一种半导体晶体管与闪存存储器及其制造方法。该闪存存储器，设置于基底上。闪存存储器具有半导体晶体管。此半导体晶体管具有堆叠栅极结构、淡掺杂区与间隙壁。堆叠栅极结构具有依序设置于基底上的栅介电层、第一导体层、介电层以及第二导体层。介电层周围具有开口使第一导体层电连接第二导体层。淡掺杂区设置于堆叠栅极结构旁、且位于开口下的基底中。间隙壁设置于堆叠栅极结构侧壁。利用控制开口下第一导体层的高度可调整间隙壁的宽度，以及利用介电层作为掩模层设置淡掺杂区，可增加淡掺杂区裕度，得到良好的电性。

公开(公告)号：CN109390333A

公开(公告)日：2019-02-26

申请号：CN201810869571.7

申请日：2018-08-02

Applicant: 艾普凌科有限公司

Inventor： 大须贺祐喜 ,  原田博文 ,  六笠美生

IPC: H01L27/02 ,  H01L29/06

CPC classification number: H01L27/0255 ,  H01L29/42336 ,  H01L29/4983 ,  H01L29/66712 ,  H01L29/66734 ,  H01L29/7804 ,  H01L29/7813 ,  H01L29/861 ,  H01L27/0207 ,  H01L29/0684

Abstract: 提供半导体装置，该半导体装置具备在不缩小有源区或不扩大芯片尺寸的情况下具有期望的ESD耐受性的ESD保护二极管和纵型MOSFET。包括：衬底；第一导电型的漏区及源区，它们设置在衬底内；第二导电型的基区，其设置在漏区与源区之间；栅电极，其由第一导电型的第一多晶硅层构成，该第一导电型的第一多晶硅层以在基区形成沟道的方式隔着栅绝缘膜而与基区相接；双向二极管，其包括栅电极、第二导电型的第二多晶硅层及第一导电型的第三多晶硅层，在与衬底的表面垂直的方向上按照栅电极、第二多晶硅层及第三多晶硅层的顺序依次配置。

公开(公告)号：CN108811517A

公开(公告)日：2018-11-13

申请号：CN201780002979.8

申请日：2017-11-20

Applicant: 桑迪士克科技有限责任公司

Inventor： M.乔杜里 ,  A.林 ,  J.卡伊 ,  张艳丽 ,  J.阿尔斯梅尔

IPC: H01L29/08 ,  H01L29/10 ,  H01L29/78 ,  H01L29/49

CPC classification number: H01L29/4236 ,  H01L21/28158 ,  H01L29/0847 ,  H01L29/1037 ,  H01L29/401 ,  H01L29/4983 ,  H01L29/6659 ,  H01L29/66621 ,  H01L29/7833 ,  H01L29/7834

Abstract: 在半导体衬底的上部部分中提供具有均匀深度的沟槽。形成连续介电材料层，该连续介电材料层包含填充沟槽的整个体积的栅极电介质。栅电极形成在栅极电介质之上，使得栅电极上覆盖于栅电极的中心部分并且不上覆盖于位于栅极电介质的中心部分的相对侧上栅极电介质的第一外围部分和第二外围部分。在形成介电栅极间隔体之后，通过掺杂半导体衬底的相应的部分在半导体衬底内形成源极延伸区域和漏极延伸区域。

公开(公告)号：CN108538815A

公开(公告)日：2018-09-14

申请号：CN201810075440.1

申请日：2018-01-25

Applicant: 三星电子株式会社

Inventor： 禹孝锡 ,  尹壮根 ,  任峻成 ,  黄盛珉

IPC: H01L23/64 ,  H01L27/02

CPC classification number: H01L27/0738 ,  H01L21/31051 ,  H01L21/76895 ,  H01L24/06 ,  H01L27/0629 ,  H01L27/0802 ,  H01L28/24 ,  H01L29/435 ,  H01L29/4983 ,  H01L23/647 ,  H01L27/0203 ,  H01L28/20

Abstract: 提供了一种在半导体衬底上包括电阻器结构的半导体器件。所述电阻器结构包括焊盘部分和连接所述焊盘部分的电阻器主体。焊盘部分均具有比电阻器主体的宽度大的宽度。焊盘部分均包括焊盘图案和覆盖焊盘图案的侧壁和下表面的衬里图案。所述电阻器主体从所述衬里图案横向地延伸。所述焊盘图案包括与所述电阻器主体和所述衬里图案不同的材料。

公开(公告)号：CN108511524A

公开(公告)日：2018-09-07

申请号：CN201710569298.1

申请日：2017-07-13

Applicant: 三星电子株式会社

Inventor： 石城大 ,  宋升珉 ,  裵金钟

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/10

CPC classification number: H01L29/0653 ,  H01L29/0673 ,  H01L29/42392 ,  H01L29/4983 ,  H01L29/513 ,  H01L29/66439 ,  H01L29/66553 ,  H01L29/6656 ,  H01L29/66742 ,  H01L29/775 ,  H01L29/7853 ,  H01L29/786 ,  H01L29/78696 ,  H01L29/7831 ,  H01L29/1029 ,  H01L29/66484 ,  H01L29/66795 ,  H01L29/785

Abstract: 一种半导体器件可以包括衬底、第一纳米线、栅电极、第一栅极间隔物、第二栅极间隔物、源极/漏极和间隔物连接器。第一纳米线可以在第一方向上延伸并与衬底间隔开。栅电极可以围绕第一纳米线的周边，并且在交叉第一方向的第二方向上延伸，并且包括彼此相对的第一侧壁和第二侧壁。第一栅极间隔物可以形成在栅电极的第一侧壁上。第一纳米线可以穿过第一栅极间隔物。第二栅极间隔物可以形成在栅电极的第二侧壁上。第一纳米线可以穿过第二栅极间隔物。源极/漏极可以设置在栅电极的至少一侧并与第一纳米线连接。间隔物连接器可以设置在第一纳米线与衬底之间。间隔物连接器可以将第一栅极间隔物和第二栅极间隔物彼此连接。

公开(公告)号：CN107993933A

公开(公告)日：2018-05-04

申请号：CN201711175278.2

申请日：2011-12-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 曹学文

IPC: H01L21/28 ,  H01L29/423

CPC classification number: H01L29/4983 ,  H01L21/823842 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/7833

Abstract: 一种半导体器件包括衬底、位于衬底上的栅极介电层、以及位于栅极介电层上的栅电极堆叠件。栅电极堆叠件包括金属填充线、润湿层、金属扩散阻挡层、以及功函数层。润湿层与金属填充线的侧壁和底部相接触。金属扩散阻挡层与润湿层相接触，并利用金属扩散阻挡层与金属填充线之间的润湿层覆盖金属填充线的侧壁和底面。功函数层利用功函数层和金属填充线之间的润湿层和金属扩散阻挡层覆盖金属填充线的侧壁和底面。本发明还提供了半导体器件的制造方法。

公开(公告)号：CN107403838A

公开(公告)日：2017-11-28

申请号：CN201610421831.5

申请日：2016-06-15

Applicant: 杰力科技股份有限公司

Inventor： 刘莒光

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

CPC classification number: H01L29/1083 ,  H01L29/407 ,  H01L29/435 ,  H01L29/4983 ,  H01L29/66734 ,  H01L29/7813 ,  H01L29/7831 ,  H01L29/4236 ,  H01L29/66484

Abstract: 本发明提供一种功率金氧半导体场效晶体管，包括基板、半导体层、第一栅极、第二栅极、热氧化物层、第一化学气相沉积氧化物层以及栅极氧化层。半导体层形成于基板上并具有至少一沟槽。第一栅极位于沟槽内。第二栅极位于第一栅极上的沟槽内，其中第二栅极具有第一部分及第二部分，且第二部分位于半导体层及第一部分之间。热氧化物层位于第一栅极与半导体层之间。第一化学气相沉积氧化物层则在第一栅极与第二栅极之间。栅极氧化层一般位于第二栅极与半导体层之间。本发明提供的功率金氧半导体场效晶体管能在高电压场下维持功率金氧半导体场效晶体管的效能，并且使功率金氧半导体场效晶体管的制造信赖性获得提升。

公开(公告)号：CN107068537A

公开(公告)日：2017-08-18

申请号：CN201610978132.0

申请日：2016-11-07

Applicant: 三星电子株式会社

Inventor： 卓容奭 ,  朴起宽 ,  金真范 ,  具本荣 ,  朴起演 ,  李泰宗

IPC: H01L21/02 ,  H01L29/423 ,  C23C16/44

CPC classification number: H01L21/02126 ,  C23C16/30 ,  C23C16/36 ,  C23C16/45523 ,  C23C16/45529 ,  C23C16/45531 ,  C23C16/45542 ,  C23C16/50 ,  H01L21/02211 ,  H01L21/02219 ,  H01L21/02274 ,  H01L21/0228 ,  H01L21/28088 ,  H01L29/0653 ,  H01L29/0673 ,  H01L29/0847 ,  H01L29/16 ,  H01L29/1608 ,  H01L29/161 ,  H01L29/165 ,  H01L29/42392 ,  H01L29/4966 ,  H01L29/4983 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/7851 ,  H01L29/78618 ,  H01L29/78651 ,  H01L29/78681 ,  H01L29/78684 ,  H01L29/78696 ,  H01L21/0214 ,  C23C16/44 ,  H01L21/0226 ,  H01L29/42364

Abstract: 本文中提供材料层、包括材料层的半导体器件、以及形成材料层和半导体器件的方法。形成SiOCN材料层的方法可包括：将硅源供应至基底上，将碳源供应至所述基底上，将氧源供应至所述基底上，将氮源供应至所述基底上，和将氢供应至所述基底上。当根据本发明构思的方法形成材料层时，可形成具有高的对湿蚀刻的耐受性和/或良好的电特性的材料层，并且所述材料层可甚至当在低温下实施所述方法时形成。

公开(公告)号：CN103035730B

公开(公告)日：2015-12-02

申请号：CN201210521428.1

申请日：2012-12-07

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 钱文生

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/4983 ,  H01L21/26586 ,  H01L29/1033 ,  H01L29/402 ,  H01L29/4175 ,  H01L29/66659 ,  H01L29/66681 ,  H01L29/7816 ,  H01L29/7835

Abstract: 本申请公开了一种射频LDMOS器件，栅极在源区和漏区之间。所述栅极分为靠近源区的第一部分和靠近漏区的第二部分，第一部分的掺杂浓度比第二部分的掺杂浓度大一个数量级以上。本申请还公开了其制造方法。由于使得多晶硅栅极的掺杂浓度呈现两段式，本申请可以在获取低导通电阻的同时，降低热载流子效应。

公开(公告)号：CN102956502B

公开(公告)日：2015-04-29

申请号：CN201210061996.8

申请日：2012-03-09

Applicant: 南亚科技股份有限公司

Inventor： 廖伟明 ,  张明成

IPC: H01L21/336

CPC classification number: H01L27/10876 ,  H01L21/28114 ,  H01L29/4236 ,  H01L29/42376 ,  H01L29/4983 ,  H01L29/66621 ,  H01L29/66628

Abstract: 本发明公开了一种制作凹入式沟道存取晶体管器件的方法。首先，提供一半导体衬底，其上具有一凹槽蚀入其主表面中。之后形成一栅极介电层在所述凹槽的内表面。再于之后形成一凹入式栅极在所述凹槽之中与之上。所述凹入式栅极包含一嵌入所述凹槽中与所述主表面下的凹入式栅部以一位在所述主表面上方的上栅部。所述凹入式栅极的一裸露侧壁会受到等向性蚀刻，因而形成一宽度小于所述凹入式栅部的经修整颈部。之后所述经修整颈部的一裸露侧壁会被氧化。