非易失性半导体存储装置及其写入方法和擦除方法

    公开(公告)号:CN100565702C

    公开(公告)日:2009-12-02

    申请号:CN200410049572.5

    申请日:2004-06-17

    IPC分类号: G11C11/34 G11C11/4074

    摘要: 本发明涉及非易失性半导体存储装置及其写入方法和擦除方法。构成存储器阵列(1)的各可变电阻元件(22),同一行的一端之间连接共用的字线(20),同一列的另一端之间连接共用的位线(21)。选择第1字线电压施加到选择字线,选择第2字线电压施加到非选择字线,选择第1位线电压施加到选择位线,选择第2位线电压施加到非选择位线。设定第1字线电压与第1位线电压的电压差在使可变电阻元件的电阻值变化的第1电压差以上,第1字线电压与第2位线电压的电压差、第2字线电压与第1位线电压的电压差、第2字线电压与第2位线电压的电压差的每一个在不使可变电阻元件的电阻值变化的第2电压差以下。