-
公开(公告)号：CN101548334A
公开(公告)日：2009-09-30
申请号：CN200780045014.3
申请日：2007-11-05
申请人： 夏普株式会社
CPC分类号： G11C13/0007 , G11C13/0026 , G11C13/0038 , G11C13/0069 , G11C2013/009 , G11C2213/15 , G11C2213/32 , G11C2213/34 , G11C2213/72 , G11C2213/77 , G11C2213/79 , H01L27/101 , H01L27/1021 , H01L27/2409 , H01L27/2436 , H01L45/04 , H01L45/1233 , H01L45/145 , H01L45/146 , H01L45/1633
摘要： 提供一种针对多个具备随着电压施加而电阻特性发生变化地可变电阻元件的存储器单元、可单独同时执行电阻变化的不同的改写动作的非易失性半导体存储装置。按与同一列的存储器单元公共连接的每个位线(BL0～3)，具备根据使改写对象的可变电阻元件的电阻特性从低电阻状态向高电阻状态转移的第一改写动作与从高电阻状态向低电阻状态转移的第二改写动作的差异，可单独选择2个负载电阻特性的任一个的负载电阻特性可变电路(14)，具备将第一改写动作中施加的第一电压脉冲和第二改写动作中施加第二电压脉冲，经负载电阻特性可变电路(14)和位线(BL0～3)施加给改写对象的存储器单元的改写电压脉冲施加电路(13a)。
-
公开(公告)号：CN100380524C
公开(公告)日：2008-04-09
申请号：CN200410008008.9
申请日：2004-03-05
申请人： 夏普株式会社
CPC分类号： G11C13/0007 , B82Y10/00 , G11C2213/31 , H01L45/04 , H01L45/1233 , H01L45/1253 , H01L45/147 , H01L45/1625
摘要： 本发明的课题是，提供在生产率方面优越的实用性高的EPIR元件。EPIR元件是在各种基板上依次层叠了下部电极层、CMR薄膜层、上部电极层的元件。作为下部电极层的Pt多晶薄膜10包含柱状的Pt晶粒10A、10B、10C、...，但它们之中的90%以上具有(111)取向。在Pt晶粒10A、10B、10C、...的各最表面上分别局部地外延生长柱状的PCMO晶粒群20A、20B、20C、...。于是，在各PCMO晶粒群20A、20B、20C、...中所包含的晶粒在垂直于基板法线方向的晶面为(100)p、(110)p、(111)p中的某1个。
-
公开(公告)号：CN1574077A
公开(公告)日：2005-02-02
申请号：CN200410049572.5
申请日：2004-06-17
申请人： 夏普株式会社
IPC分类号： G11C11/34 , G11C11/4074
CPC分类号： G11C13/0007 , G11C13/0069 , G11C16/3427 , G11C2013/009 , G11C2213/31 , G11C2213/77
摘要： 构成存储器阵列(1)的各可变电阻元件(22)，同一行的一端之间连接共通的字线(20)，同一列的另一端之间连接共通的位线(21)。选择第1字线电压施加到选择字线，选择第2字线电压施加到非选择字线，选择第1位线电压施加到选择位线，选择第2位线电压施加到非选择位线。设定第1字线电压与第1位线电压的电压差在使可变电阻元件的电阻值变化的第1电压差以上，第1字线电压与第2位线电压的电压差、第2字线电压与第1位线电压的电压差、第2字线电压与第2位线电压的电压差的每一个在不使可变电阻元件的电阻值变化的第2电压差以下。
-
公开(公告)号：CN101548334B
公开(公告)日：2013-02-06
申请号：CN200780045014.3
申请日：2007-11-05
申请人： 夏普株式会社
CPC分类号： G11C13/0007 , G11C13/0026 , G11C13/0038 , G11C13/0069 , G11C2013/009 , G11C2213/15 , G11C2213/32 , G11C2213/34 , G11C2213/72 , G11C2213/77 , G11C2213/79 , H01L27/101 , H01L27/1021 , H01L27/2409 , H01L27/2436 , H01L45/04 , H01L45/1233 , H01L45/145 , H01L45/146 , H01L45/1633
摘要： 提供一种针对多个具备随着电压施加而电阻特性发生变化地可变电阻元件的存储器单元、可单独同时执行电阻变化的不同的改写动作的非易失性半导体存储装置。按与同一列的存储器单元公共连接的每个位线(BL0～3)，具备根据使改写对象的可变电阻元件的电阻特性从低电阻状态向高电阻状态转移的第一改写动作与从高电阻状态向低电阻状态转移的第二改写动作的差异，可单独选择2个负载电阻特性的任一个的负载电阻特性可变电路(14)，具备将第一改写动作中施加的第一电压脉冲和第二改写动作中施加第二电压脉冲，经负载电阻特性可变电路(14)和位线(BL0～3)施加给改写对象的存储器单元的改写电压脉冲施加电路(13a)。
-
公开(公告)号：CN101233578B
公开(公告)日：2012-03-21
申请号：CN200680023456.3
申请日：2006-06-23
申请人： 夏普株式会社
发明人： 井上刚至
IPC分类号： G11C13/00 , G11C11/15 , H01L21/8246 , H01L27/10 , H01L27/105 , H01L27/28 , H01L43/08 , H01L51/05
CPC分类号： H01L27/101 , G11C7/12 , G11C7/18 , G11C13/0002 , G11C13/0026 , G11C2207/002 , G11C2213/77 , H01L27/0207 , H01L27/24 , H01L27/285 , H01L43/08 , H01L45/04 , H01L45/145
摘要： 在具有交叉点型存储单元阵列的半导体存储装置中谋求降低写入动作时的动作电流，该交叉点型存储单元阵列具备由根据电阻的变化来存储信息的可变电阻元件构成的存储单元。多个主数据线GDL0～GDL7在行方向延伸，该多个主数据线GDL0～GDL7与至少在行方向排列多个的各存储单元阵列BK0～BK3的各数据线DL0～DL7分别对应并且用于供给预定的数据线电压，在各存储单元阵列BK0～BK3中，各主数据线GDL0～GDL7分别通过个别的数据线选择晶体管TD0k～TD7k与对应的数据线DL0～DL7连接，各存储单元阵列BK0～BK3的数据线DL0～DL7的根数等于在一次写入动作中同时成为写入对象的存储单元的最大数。
-
公开(公告)号：CN1510690A
公开(公告)日：2004-07-07
申请号：CN200310122544.7
申请日：2003-12-03
申请人： 夏普株式会社
CPC分类号： G11C13/0069 , G11C11/5685 , G11C13/0007 , G11C13/0064 , G11C13/0097 , G11C16/3413 , G11C2013/0073 , G11C2213/31 , G11C2213/79
摘要： 提供一种包括多个存储单元的半导体存储器设备。所述多个存储单元其中一个包括如下的可变电阻器和连接到所述可变电阻器的晶体管，所述可变电阻器的阻值随施加在其上的电压反向变化。
-
公开(公告)号：CN1649026B
公开(公告)日：2010-10-06
申请号：CN200510006820.2
申请日：2005-01-28
申请人： 夏普株式会社
IPC分类号： G11C7/00 , G11C11/15 , H01L27/105
摘要： 本发明具备列读出电压供给电路，对每一条列选择线，在读出选择时供给规定的第1电压，在读出非选择时供给与上述第1电压不同的第2电压，具备行读出电压供给电路，对每一条行选择线，在读出选择时供给第2电压，具备读出电路，在读出时，将流经被选择的行选择线的电流与流经非选择的行选择线的电流分离并进行检测，检测被选择的存储单元的电阻状态，具备列电压位移抑制电路，在读出时，对非选择的列选择线的每一条个别地抑制供给的电压电平的位移。
-
公开(公告)号：CN101233578A
公开(公告)日：2008-07-30
申请号：CN200680023456.3
申请日：2006-06-23
申请人： 夏普株式会社
发明人： 井上刚至
IPC分类号： G11C13/00 , G11C11/15 , H01L21/8246 , H01L27/10 , H01L27/105 , H01L27/28 , H01L43/08 , H01L51/05
CPC分类号： H01L27/101 , G11C7/12 , G11C7/18 , G11C13/0002 , G11C13/0026 , G11C2207/002 , G11C2213/77 , H01L27/0207 , H01L27/24 , H01L27/285 , H01L43/08 , H01L45/04 , H01L45/145
摘要： 在具有交叉点型存储单元阵列的半导体存储装置中谋求降低写入动作时的动作电流，该交叉点型存储单元阵列具备由根据电阻的变化来存储信息的可变电阻元件构成的存储单元。多个主数据线GDL0～GDL7在行方向延伸，该多个主数据线GDL0～GDL7与至少在行方向排列多个的各存储单元阵列BK0～BK3的各数据线DL0～DL7分别对应并且用于供给预定的数据线电压，在各存储单元阵列BK0～BK3中，各主数据线GDL0～GDL7分别通过个别的数据线选择晶体管TD0k～TD7k与对应的数据线DL0～DL7连接，各存储单元阵列BK0～BK3的数据线DL0～DL7的根数等于在一次写入动作中同时成为写入对象的存储单元的最大数。
-
公开(公告)号：CN100388388C
公开(公告)日：2008-05-14
申请号：CN200310122544.7
申请日：2003-12-03
申请人： 夏普株式会社
CPC分类号： G11C13/0069 , G11C11/5685 , G11C13/0007 , G11C13/0064 , G11C13/0097 , G11C16/3413 , G11C2013/0073 , G11C2213/31 , G11C2213/79
摘要： 本发明记载半导体存储器设备及数据写入方法，提供一种包括多个存储单元的半导体存储器设备，所述多个存储单元的一个存储单元包括可变电阻器和连接到所述可变电阻器的晶体管，所述可变电阻器的电阻值能够依照施加在其上的电压的变化而具有可逆的转换，在相继的写操作中，施加到所述可变电阻器的电压渐增地增加，直到所述可变电阻器的电阻值被设定到指定的电压范围为止，并且当所述电阻值超过所述指定的电压范围之时，可逆地只把多个存储单元中的所述存储单元的所述可变电阻器的电阻值改变到数据擦除范围，然后针对所述可变电阻器重复写操作。
-
公开(公告)号：CN100565702C
公开(公告)日：2009-12-02
申请号：CN200410049572.5
申请日：2004-06-17
申请人： 夏普株式会社
IPC分类号： G11C11/34 , G11C11/4074
CPC分类号： G11C13/0007 , G11C13/0069 , G11C16/3427 , G11C2013/009 , G11C2213/31 , G11C2213/77
摘要： 本发明涉及非易失性半导体存储装置及其写入方法和擦除方法。构成存储器阵列(1)的各可变电阻元件(22)，同一行的一端之间连接共用的字线(20)，同一列的另一端之间连接共用的位线(21)。选择第1字线电压施加到选择字线，选择第2字线电压施加到非选择字线，选择第1位线电压施加到选择位线，选择第2位线电压施加到非选择位线。设定第1字线电压与第1位线电压的电压差在使可变电阻元件的电阻值变化的第1电压差以上，第1字线电压与第2位线电压的电压差、第2字线电压与第1位线电压的电压差、第2字线电压与第2位线电压的电压差的每一个在不使可变电阻元件的电阻值变化的第2电压差以下。
-
-
-
-
-
-
-
-
-
搜索结果
15 条记录 (耗时 0.024 秒)
