-
公开(公告)号：CN105957806A
公开(公告)日：2016-09-21
申请号：CN201610409795.0
申请日：2016-06-08
申请人： 天津大学
IPC分类号： H01L21/04 , G11C16/02 , G11C16/26 , H01L27/115
CPC分类号： H01L21/04 , G11C16/0408 , G11C16/26 , H01L27/115
摘要： 本发明公开了一种用于减少非易失性存储器中数据残留的方法，包括：利用Silvaco TCAD对非易失性存储单元进行结构建模和电学特性建模；在结构模型和电学特性模型中确定对非易失性存储器中数据残留产生影响的因素对应的模型参数；利用控制变量法，依据0.18μm标准CMOS工艺，确定上述任一影响因素对非易失性存储器中数据残留的影响，并计算得到浮栅电荷量所对应的浮栅电子数；通过减小隧道氧化层厚度，或增加擦除操作中的源电压，或增加擦除操作时间以减小浮栅电子数，选取浮栅电子数最小的模型参数值应用于器件的工艺制造过程和工作过程中，进而攻击者更难根据浮栅电子数猜测存储数据，即有效地降低恢复数据的概率。
-
公开(公告)号：CN105957806B
公开(公告)日：2018-05-04
申请号：CN201610409795.0
申请日：2016-06-08
申请人： 天津大学
IPC分类号： H01L21/04 , G11C16/02 , G11C16/26 , H01L27/115
摘要： 本发明公开了一种用于减少非易失性存储器中数据残留的方法，包括：利用Silvaco TCAD对非易失性存储单元进行结构建模和电学特性建模；在结构模型和电学特性模型中确定对非易失性存储器中数据残留产生影响的因素对应的模型参数；利用控制变量法，依据0.18μm标准CMOS工艺，确定上述任一影响因素对非易失性存储器中数据残留的影响，并计算得到浮栅电荷量所对应的浮栅电子数；通过减小隧道氧化层厚度，或增加擦除操作中的源电压，或增加擦除操作时间以减小浮栅电子数，选取浮栅电子数最小的模型参数值应用于器件的工艺制造过程和工作过程中，进而攻击者更难根据浮栅电子数猜测存储数据，即有效地降低恢复数据的概率。
-
公开(公告)号：CN105258795B
公开(公告)日：2018-01-09
申请号：CN201510665728.0
申请日：2015-10-15
申请人： 天津大学
IPC分类号： G01J1/46
摘要： 本发明属于光探测领域，尤其涉及一种用于微弱光探测的带纯数字化输出的电容跨阻放大器电路，包括信号产生电路、基于CTIA的光探测电路和两级反相器，并依次连接，信号产生电路包括采样信号SELECT电路和方波复位信号RESET电路，采样信号SELECT电路的输入端输入初始方波信号，初始方波信号经过第一延迟单元后送给异或门的一个输入端，异或门另一个输入端则为初始方波信号，异或门输出的脉冲信再与初始方波信号作与运算得到采样信号SELECT，方波复位信号RESET由初始方波信号经过三级延迟单元得到。本发明的有益效果：通过该新型CTIA结构，在探测微弱光时，可以实现纯数字化输出，便于后续电路进行处理。
-
公开(公告)号：CN103197197B
公开(公告)日：2015-04-22
申请号：CN201310135998.1
申请日：2013-04-18
申请人： 天津大学
IPC分类号： G01R31/02
摘要： 本发明公开了一种用于开路检测的极低功耗数字化电路结构,该电路结构包括两个触发沿相异的D触发器和异或门Y，第一D触发器和第二D触发器均分别具有用于接收外部时钟信号的VCLK端口和VNET端口，第一D触发器和第二D触发器的负输出端作为异或门Y的输入，异或门Y的输出端即为最终的VOUT输出端。利用两个触发沿相异的D触发器D1和D2对金属网络或电阻网路进行检测，一旦金属网络或电阻网路发生中断，该检测电路的输出电平出现跳变，从而实现芯片开路检测。当SoC系统内包含电阻网络或者金属网络时，本发明电路结构与传统的电阻通断检测电路相比其功耗极低，不但能够有效地实现电阻网络的开路状态检测，并实现数字化输出。
-
公开(公告)号：CN105467377A
公开(公告)日：2016-04-06
申请号：CN201510866660.2
申请日：2015-11-30
申请人： 天津大学
CPC分类号： G01S7/4876 , G01S17/89
摘要： 本发明公开了一种基于自混频探测器的三维激光成像雷达读出电路,包括自混频探测器、单刀多掷开关、隔直电容、跨阻放大器、可变增益放大器、模数转换器和时序控制电路；本振信号通过单刀多掷开关施加在探测器输入端，同时对激光器进行调制，探测器接收激光回波信号，从而使本振信号和激光回波信号在单一频率下混频；探测器输出端经过隔直电容与跨阻放大器的输入端相连后依次连接可变增益放大器、单位增益缓冲器和模数转换器，时序控制电路与单刀多掷开关和模数转换器相连。本发明可以将由自混频探测器转换成的光电信号进行选通、放大、成型等以满足后面处理设备对电信号的要求；降低探测器暗电流对读出电路增益的影响；提高目标回波信号的信噪比。
-
公开(公告)号：CN105258795A
公开(公告)日：2016-01-20
申请号：CN201510665728.0
申请日：2015-10-15
申请人： 天津大学
IPC分类号： G01J1/46
摘要： 本发明属于光探测领域，尤其涉及一种用于微弱光探测的带纯数字化输出的电容跨阻放大器电路，包括信号产生电路、基于CTIA的光探测电路和两级反相器，并依次连接，信号产生电路包括采样信号SELECT电路和方波复位信号RESET电路，采样信号SELECT电路的输入端输入初始方波信号，初始方波信号经过第一延迟单元后送给异或门的一个输入端，异或门另一个输入端则为初始方波信号，异或门输出的脉冲信再与初始方波信号作与运算得到采样信号SELECT，方波复位信号RESET由初始方波信号经过三级延迟单元得到。本发明的有益效果：通过该新型CTIA结构，在探测微弱光时，可以实现纯数字化输出，便于后续电路进行处理。
-
公开(公告)号：CN103197197A
公开(公告)日：2013-07-10
申请号：CN201310135998.1
申请日：2013-04-18
申请人： 天津大学
IPC分类号： G01R31/02
摘要： 本发明公开了一种用于开路检测的极低功耗数字化电路结构,该电路结构包括两个触发沿相异的D触发器和异或门Y，第一D触发器和第二D触发器均分别具有用于接收外部时钟信号的VCLK端口和VNET端口，第一D触发器和第二D触发器的负输出端作为异或门Y的输入，异或门Y的输出端即为最终的VOUT输出端。利用两个触发沿相异的D触发器D1和D2对金属网络或电阻网路进行检测，一旦金属网络或电阻网路发生中断，该检测电路的输出电平出现跳变，从而实现芯片开路检测。当SoC系统内包含电阻网络或者金属网络时，本发明电路结构与传统的电阻通断检测电路相比其功耗极低，不但能够有效地实现电阻网络的开路状态检测，并实现数字化输出。
-
-
-
-
-
-
搜索结果
7 条记录 (耗时 0.022 秒)
