公开(公告)号：CN109547191B

公开(公告)日：2021-11-09

申请号：CN201811160628.2

申请日：2018-09-30

申请人： 天津大学

发明人： 赵毅强 ,  蔡里昂 ,  辛睿山 ,  叶茂 ,  甄帅

IPC分类号： H04L9/00

摘要： 本发明涉及信息安全领域，为提出一种适用于安全芯片的双轨预充电逻辑单元，该逻辑单元可以减少动态逻辑电路应用于半定制设计流程的复杂性，并且保证不同输入信号下逻辑单元功耗的均衡性，使得攻击者不能利用功耗信息获取芯片内部数据。为此，本发明采取的技术方案是，双轨预充电逻辑装置，包括PMOS晶体管P1、P2、P3、P4、P5、P6和NMOS晶体管N1、N2、N3、N4、N5、N6、N7、N8、N9、N10、N11以及两个反相器I1，I2。本发明主要应用于信息安全场合。

公开(公告)号：CN106411319B

公开(公告)日：2019-09-17

申请号：CN201610825180.6

申请日：2016-09-16

申请人： 天津大学

发明人： 赵毅强 ,  王佩瑶 ,  赵公元 ,  辛睿山 ,  胡凯 ,  高曼

IPC分类号： H03M1/08 ,  H03K3/017

摘要： 本发明公开了一种用于模数转换器的时钟产生电路，包括时钟稳定电路，两相不交叠时钟产生电路。所述时钟稳定电路包括时钟稳定环路和反馈信号产生电路。反馈信号产生电路中通过有源低通滤波器产生控制信号控制N管电流调制反相器，使用时钟稳定环路产生稳定的时钟信号，通过滤波技术和电流调制技术实现对反馈信号的精确调制。时钟稳定环路中通过环路结构可以减少输出时钟占空比，在反馈信号的调节下，通过上拉PMOS管MP1增加输出时钟占空比，最终实现输出时钟50％占空比，并稳定时钟减小抖动。本发明提出的时钟稳定电路能够集成在ADC电路中，通过采用本发明提出的结构，可以显著改善时钟信号质量，降低ADC对时钟质量的苛刻要求，提高ADC信噪比。

公开(公告)号：CN106374898B

公开(公告)日：2019-08-20

申请号：CN201610907967.7

申请日：2016-10-18

申请人： 天津大学

发明人： 赵毅强 ,  高曼 ,  赵公元 ,  叶茂 ,  辛睿山

IPC分类号： H03K17/296

摘要： 本发明涉及数字集成电路领域，为提出实现时序的正确产生电路。本发明采用的技术方案是，多通道输出选通开关时序产生结构，包括核心逻辑电路部分电路和反馈回路部分电路，核心逻辑部分由N个D触发器构成，反馈回路部分由一个非门和两个D触发器1、2构成；输入信号FRAME接D触发器1的CP端，输入信号INT接D触发器2的CP端，通过反馈回路产生初始的时钟信号，之后初始的时钟信号通过串联的N个D触发器依次获得N路多通道输出控制时序信号。本发明主要应用于数字集成电路时序设计场合。

公开(公告)号：CN106656079B

公开(公告)日：2019-06-21

申请号：CN201610867680.6

申请日：2016-09-30

申请人： 天津大学

发明人： 赵毅强 ,  赵公元 ,  叶茂 ,  高曼 ,  辛睿山

IPC分类号： H03F3/45

摘要： 本发明涉及模拟和混合信号集成电路领域，为解决功耗、面积的增加和性能的退化，不需要使用电容或者电阻反馈网络，就可以实现特定增益倍数的模拟信号放大，并且具有良好的鲁棒性。为此，本发明采用的技术方案是，鲁棒性全差分放大器装置，包括开环全差分放大器和共模反馈放大器两个部分，开环全差分放大器使用PMOS管作为输入对管，使用正反馈交叉连接形式的PMOS管作为负载；共模反馈放大器中，使用类似五管运放的结构采集输入信号和输出信号的共模电平，产生反馈信号给开环全差分放大器；通过反馈信号调节全差分放大器输出支路电流大小，实现对输出电压共模电平的调节控制。本发明主要应用于集成电路设计制造。

公开(公告)号：CN106209034B

公开(公告)日：2019-01-18

申请号：CN201610599416.9

申请日：2016-07-22

申请人： 天津大学

发明人： 赵毅强 ,  辛睿山 ,  王佳 ,  李跃辉 ,  章建成

IPC分类号： H03K5/19 ,  G06F21/55

摘要： 本发明公开了一种用于抗攻击芯片的高频时钟频率检测结构电路，包括两个串联的上升沿触发的D触发器、三个二输入与门、延时单元D、或门OR、10位异步清零二进制加法计数器CT、10位锁存器LATCH和10位数字比较器DCMP；两个上升沿触发的D触发器和三个二输入与门构成了门控时钟结构；延时单元D为偶数个反相器串联而成，通过调节该反相器个数控制延时时间；所述10位数字比较器DCMP内含两个10位寄存器，即频率上限寄存器H与频率下限寄存器L；延时单元D与或门OR构成了延时清零结构。利用内部低频时钟作为计数闸门，在固定时间内对高频时钟周期个数计数，从而推得高频时钟频率。当所得频率超过正常工作频率范围时，产生报警信号。

公开(公告)号：CN105957806B

公开(公告)日：2018-05-04

申请号：CN201610409795.0

申请日：2016-06-08

申请人： 天津大学

发明人： 赵毅强 ,  王佳 ,  辛睿山 ,  何家骥 ,  李雪民

IPC分类号： H01L21/04 ,  G11C16/02 ,  G11C16/26 ,  H01L27/115

摘要： 本发明公开了一种用于减少非易失性存储器中数据残留的方法，包括：利用Silvaco TCAD对非易失性存储单元进行结构建模和电学特性建模；在结构模型和电学特性模型中确定对非易失性存储器中数据残留产生影响的因素对应的模型参数；利用控制变量法，依据0.18μm标准CMOS工艺，确定上述任一影响因素对非易失性存储器中数据残留的影响，并计算得到浮栅电荷量所对应的浮栅电子数；通过减小隧道氧化层厚度，或增加擦除操作中的源电压，或增加擦除操作时间以减小浮栅电子数，选取浮栅电子数最小的模型参数值应用于器件的工艺制造过程和工作过程中，进而攻击者更难根据浮栅电子数猜测存储数据，即有效地降低恢复数据的概率。

公开(公告)号：CN107908985A

公开(公告)日：2018-04-13

申请号：CN201711002789.4

申请日：2017-10-24

申请人： 天津大学

发明人： 赵毅强 ,  丁春楠 ,  辛睿山 ,  李跃辉

IPC分类号： G06F21/87 ,  H01L23/31

摘要： 本发明涉及集成电路芯片安全防护领域，为提出一种适用于PCB板级的保护芯片间通信信息安全的防护方法与结构，防止攻击者直接接触通信走线，获取芯片间传输的密钥、关键数据等交互信息。本发明采用的技术方案是，保障集成电路芯片通信的PCB板级防护方法与结构，首先利用球状引脚栅格阵列封装BGA(Ball Grid Array)封装引脚处于芯片底部，使得攻击者无法直接接触芯片引脚，再利用多层印制电路板PCB的中间层进行重要数据通信，使得攻击者无法直接接触通信走线，同时，加入芯片防拆除检测，一旦通信芯片中一方被攻击者从PCB板上拆除，则立即终止通信。本发明主要应用于集成电路芯片安全防护。

公开(公告)号：CN107479857A

公开(公告)日：2017-12-15

申请号：CN201710574602.1

申请日：2017-07-14

申请人： 天津大学

发明人： 赵毅强 ,  高翔 ,  辛睿山 ,  解啸天

IPC分类号： G06F7/58

摘要： 本发明涉及信息安全领域，为提出一种真随机数产生及其后处理电路实现方法，使得最终所输出的随机序列具有均匀性好、独立性高等特点，提高加密技术的安全性。为此，本发明采用的技术方案是，随机数产生及后处理电路，真随机数产生电路1利用振荡采样法实现随机数输出，输出的随机数经过循环编码模块处理，保证随机序列中0和1的概率相接近；真随机数产生电路2利用亚稳态法实现另一路随机数输出，和随机数产生电路1一样也经过同样的循环编码模块处理，然后两路随机数进入安全哈希算法模块经过该模块处理后产生最终的真随机数。本发明主要应用于信息安全领域场合。

公开(公告)号：CN107329074A

公开(公告)日：2017-11-07

申请号：CN201710636666.X

申请日：2017-07-31

申请人： 天津大学

发明人： 赵毅强 ,  辛睿山 ,  王佳 ,  李跃辉

IPC分类号： G01R31/28

摘要： 本发明涉及芯片抗聚焦离子束攻击领域，为提出一种基于sigma-delta(Σ-Δ)调制器的顶层金属防护层完整性检测方法，该方法通过检测金属走线电阻值是否改变来检测防护层是否完整，进而判断攻击者是否利用FIB对防护层进行修改。本发明采用的技术方案是，芯片顶层防护层完整性检测装置，由顶层金属线AB、运放AMP和AMP1、PMOS管M1和M2、NMOS管M3、开关S1和S2、基准电流源I、带时钟端的比较器COMP、计数器CT、数字比较器DCMP构成。本发明主要应用于芯片抗聚焦离子束攻击场合。

公开(公告)号：CN106548986A

公开(公告)日：2017-03-29

申请号：CN201610707667.4

申请日：2016-08-23

申请人： 天津大学

发明人： 赵毅强 ,  辛睿山 ,  王佳 ,  李跃辉 ,  赵公元

IPC分类号： H01L23/10 ,  H01L21/66

CPC分类号： H01L2224/48091 ,  H01L2224/48227 ,  H01L2924/16195 ,  H01L2924/00014 ,  H01L23/10 ,  H01L22/14 ,  H01L22/32

摘要： 本发明涉及芯片抗攻击领域，为实现实时监测金属网络的完整性，监测封装的完整性，保障集成电路芯片的信息安全。本发明采用的技术方案是，用于抗攻击芯片的安全封装结构，由底座Z1、盖板Z2构成，底座Z1由LTCC(Low Temperature Co-fired Ceramic)技术制成，具有朝下的“凸”字形腔体，并由此具有三层表面：上表面层Z5、金属压焊盘PAD层Z4、芯片层Z3；盖板Z2由LTCC技术制成，为一内嵌金属导线的薄矩形板，其上表面不含任何金属导线，其下表面嵌入用于构成闭合金属网络的金属导线。本发明主要应用于芯片抗攻击场合。