-
公开(公告)号:CN117375617A
公开(公告)日:2024-01-09
申请号:CN202311426060.5
申请日:2023-10-30
Applicant: 安徽大学
Abstract: 本发明涉及模数转换器技术领域,更具体的,涉及一种用于CMOS图像传感器的两步式列级模数转换器。本发明的两步式列级模数转换器包括:公共开关模块、斜坡发生器、N个相同结构的列级电路单元。本发明将快闪ADC和单斜ADC进行电路结构和功能上的融合,一方面基于快闪ADC功能状态对信号电压Vsig进行粗量化并存储在存储电容中、将高2位数字码转换结果存入锁存器,另一方面,基于单斜ADC功能状态对信号电压Vsig进行细量化得到低10位数字码并存入静态存储器,从而完成对12bit的整个转换。本发明的转换器可以缩短量化时间,并提高转换速度,解决了现有传统单斜ADC转换速度低、量化时间长、转换周期长的问题。
-
公开(公告)号:CN117713835B
公开(公告)日:2024-04-26
申请号:CN202410165401.6
申请日:2024-02-05
Applicant: 安徽大学
IPC: H03M1/46 , H04N25/772 , H03M1/56
Abstract: 本发明属于集成电路领域,具体涉及一种两步式列级低噪声CIS的模数转换器及CIS芯片。该电路中包括:SAR‑ADC单元、SS‑ADC单元、自适应采样控制单元和数据处理单元。其中,SAR‑ADC单元用于粗量化出Vin的高N位。SS‑ADC单元采用相关多重采样技术细量化出Vin的低M位。自适应采样控制单元包括一个选通电路和一个锁存器。锁存器锁存粗量化结果的最高位,将其作为环境光检测结果,并控制选通电路选通斜坡发生器传输到电路中的斜坡信号数量,进而调整SS‑ADC单元的重复采样次数。本发明克服了现有DCMS‑ADC电路需要多个斜坡发生器以及与环境光检测相关的逻辑电路,进而导致电路的集成度降低、功耗增加的问题。
-
公开(公告)号:CN117714907B
公开(公告)日:2024-04-19
申请号:CN202410170097.4
申请日:2024-02-06
Applicant: 安徽大学
IPC: H04N25/772 , H04N25/778
Abstract: 本发明涉及滤波器设计技术领域,具体涉及用在CMOS图像传感器的FIR滤波器以及ADC模块。本发明提供了一种用在CMOS图像传感器的FIR滤波器,包括:1个全局计数器、N列列级电路。本发明公开的FIR滤波器通过优化电路结构实现N列列级电路共享使用全局计数器,大大减少了晶体管数量与版图面积。经过实验对比,本发明的用在CMOS图像传感器的FIR滤波器相较于现有传统FIR滤波器,晶体管数量降幅约30%。本发明解决了现有CMOS图像传感器使用的传统FIR滤波器面积偏大的问题。
-
公开(公告)号:CN117176137A
公开(公告)日:2023-12-05
申请号:CN202311228870.X
申请日:2023-09-21
Applicant: 安徽大学
IPC: H03K19/0185 , H03K19/20
Abstract: 本发明属于数字逻辑电路领域,具体涉及一种稳定的高速锁存电路、锁存器及集成电路。锁存电路用于实现数据的快速传输和稳定保持。电路由12个晶体管构成,分别为6个PMOS管PM1~PM6,以及6个NMOS管NM1~NM6。PM1和NM1构成第一反相器,PM2和NM2构成第二反相器;PM3和NM3作为耦合切换开关对,耦合切换开关对用于根据使能信号调整第一反相器和第二反相器的耦合状态。PM4~PM6和NM4~NM6分别作为第一采样电路和第二采样电路;二者用于调整输入信号与反相器的隔离状态,并在传输模式下将不同电平状态的数据传输至输出节点。本发明解决了现有锁存器的传输速率和稳定性等性能无法满足CMOS图像传感器等高速电路的需求的问题。
-
公开(公告)号:CN117714907A
公开(公告)日:2024-03-15
申请号:CN202410170097.4
申请日:2024-02-06
Applicant: 安徽大学
IPC: H04N25/772 , H04N25/778
Abstract: 本发明涉及滤波器设计技术领域,具体涉及用在CMOS图像传感器的FIR滤波器以及ADC模块。本发明提供了一种用在CMOS图像传感器的FIR滤波器,包括:1个全局计数器、N列列级电路。本发明公开的FIR滤波器通过优化电路结构实现N列列级电路共享使用全局计数器,大大减少了晶体管数量与版图面积。经过实验对比,本发明的用在CMOS图像传感器的FIR滤波器相较于现有传统FIR滤波器,晶体管数量降幅约30%。本发明解决了现有CMOS图像传感器使用的传统FIR滤波器面积偏大的问题。
-
公开(公告)号:CN117713835A
公开(公告)日:2024-03-15
申请号:CN202410165401.6
申请日:2024-02-05
Applicant: 安徽大学
IPC: H03M1/46 , H04N25/772 , H03M1/56
Abstract: 本发明属于集成电路领域,具体涉及一种两步式列级低噪声CIS的模数转换器及CIS芯片。该电路中包括:SAR‑ADC单元、SS‑ADC单元、自适应采样控制单元和数据处理单元。其中,SAR‑ADC单元用于粗量化出Vin的高N位。SS‑ADC单元采用相关多重采样技术细量化出Vin的低M位。自适应采样控制单元包括一个选通电路和一个锁存器。锁存器锁存粗量化结果的最高位,将其作为环境光检测结果,并控制选通电路选通斜坡发生器传输到电路中的斜坡信号数量,进而调整SS‑ADC单元的重复采样次数。本发明克服了现有DCMS‑ADC电路需要多个斜坡发生器以及与环境光检测相关的逻辑电路,进而导致电路的集成度降低、功耗增加的问题。
-
-
-
-
-