公开(公告)号：CN100511684C

公开(公告)日：2009-07-08

申请号：CN200610006417.4

申请日：2006-01-20

Applicant: 富士通微电子株式会社

Inventor： 佐次田直也

IPC: H01L27/105 ,  H01L21/8239

CPC classification number: H01L27/11502 ,  G11C11/22 ,  H01L27/11507 ,  H01L28/57 ,  H01L28/65

Abstract: 本发明提供铁电存储器件及其制造方法和半导体器件的制造方法。该铁电存储器件包括：形成在半导体衬底上的场效应晶体管；形成在半导体衬底上的层间绝缘膜，用以覆盖场效应晶体管；导电塞，其形成在层间绝缘膜中并与第一扩散区相接触；以及铁电电容器，其形成在层间绝缘膜上并与导电塞相接触，其中，所述铁电电容器包括铁电膜以及分别从上面和下面将铁电膜夹在中间的上电极和下电极，下电极与导电塞电连接；含氧层，其插入在导电塞与下电极之间；含氮层，其插入在含氧层与下电极之间；自对准层，其插入在含氮层与下电极之间。

公开(公告)号：CN1926687B

公开(公告)日：2010-04-28

申请号：CN200480042471.3

申请日：2004-05-27

Applicant: 富士通微电子株式会社

Inventor： 佐次田直也 ,  横田龙也

IPC: H01L27/105 ,  H01L27/108 ,  H01L21/8242

CPC classification number: H01L21/76834 ,  H01L21/7682 ,  H01L27/10811 ,  H01L27/10855 ,  H01L27/11502 ,  H01L27/11507 ,  H01L28/40

Abstract: 具有：电容器，其形成于半导体基板10上，并具有下部电极32、形成于下部电极上的电介质膜34、和形成于电介质膜上的上部电极36；第一绝缘膜42，其形成于半导体基板上及电容器上；第一配线48，其形成于第一绝缘膜上，并与电容器电连接；第一氢扩散防止膜50，其以覆盖第一配线的方式形成于第一绝缘膜上，防止氢的扩散；第二绝缘膜58，其形成于第一氢扩散防止膜上，表面已被平坦化；第三绝缘膜62，其形成于第二绝缘膜上；第二配线70b，其形成于第三绝缘膜上；第二氢扩散防止膜72，其以覆盖第二配线的方式形成于第三绝缘膜上，防止氢的扩散。由于位于电容器上方的第二氢扩散防止膜平坦，所以可以可靠地防止电介质膜被氢还原。

公开(公告)号：CN1638093B

公开(公告)日：2010-06-16

申请号：CN200410047552.4

申请日：2004-05-21

Applicant: 富士通微电子株式会社

Inventor： 置田阳一 ,  渡边纯一 ,  佐次田直也

IPC: H01L21/82 ,  H01L21/00

CPC classification number: H01L28/57 ,  H01L27/11507

Abstract: 本发明提供一种半导体器件的制造方法。通过溅射工艺形成一用于覆盖铁电电容器的Al2O3层。优选根据铁电电容器所需的剩余极化量和疲劳容限优化Al2O3层的厚度，例如为10nm至100nm。接下来，通过在氧气氛中进行热处理，经由Al2O3层供应氧至PZT层。结果，弥补了PZT层中氧的不足。此时，由于Al2O3层抑制了PZT层中的Pb的挥发，且抑制了由Pb量的减少引起的疲劳容限的退化。随后，通过溅射工艺形成另一层Al2O3层作为第二保护层，用于对抗后续处理中的退化因素。Al2O3层的厚度优选为充分保护铁电电容器免于后续布线过程中的退化因素，即大于20nm。

公开(公告)号：CN101248523B

公开(公告)日：2010-06-16

申请号：CN200580051433.9

申请日：2005-09-01

Applicant: 富士通微电子株式会社

Inventor： 佐次田直也

IPC: H01L21/8246 ,  H01L27/105

CPC classification number: H01L27/11502 ,  G11C11/22 ,  H01L21/76895 ,  H01L27/11507 ,  H01L28/55

Abstract: 形成在铁电电容器的下部电极下方的自取向膜与其下方的导电性插头之间，形成厚度为10nm以下的薄氧化铝膜，并阻断导电性插头中的晶粒取向对所述自取向膜的影响，还在所述氧化铝膜上形成薄的氮化膜，从而避免发生如下的问题，即，自取向膜中的金属元素被氧化膜表面的氧捕获从而不显出初期的自取向性。

公开(公告)号：CN100587942C

公开(公告)日：2010-02-03

申请号：CN200580051763.8

申请日：2005-10-03

Applicant: 富士通微电子株式会社

Inventor： 佐次田直也

IPC: H01L21/8246 ,  H01L27/105 ,  H01L21/822 ,  H01L27/04

CPC classification number: H01L27/11507 ,  H01L21/76826 ,  H01L21/7687 ,  H01L28/56 ,  H01L28/57

Abstract: 在形成在铁电电容器的下部电极下方的自取向膜与其下方的导电插塞之间，形成厚度在10nm以下的薄SiOCH膜，从而阻断导电插塞中的晶粒取向对所述自取向膜的影响，并且在对所述SiOCH膜表面进行氮化处理，从而避免了，自取向膜中的金属元素被氧化膜表面的氧俘获从而不会发现初始的自取向特性的问题。

公开(公告)号：CN100461421C

公开(公告)日：2009-02-11

申请号：CN200510072992.X

申请日：2005-05-25

Applicant: 富士通微电子株式会社

Inventor： 彦坂幸信 ,  藤木充司 ,  和泉宇俊 ,  佐次田直也 ,  土手晓

IPC: H01L27/105 ,  H01L21/82

CPC classification number: H01L27/11507 ,  H01L21/76816 ,  H01L21/76832 ,  H01L21/7687 ,  H01L27/11502 ,  H01L28/57

Abstract: 本发明提供一种半导体器件，包括：半导体衬底；MOS晶体管，形成在所述半导体衬底中，并具有绝缘栅以及所述绝缘栅两侧的源/漏区；铁电电容器，形成在所述半导体衬底上方，并具有下电极、由氧化物铁电材料形成的铁电层及由单层贵金属氧化物形成的上电极；Pt膜，直接形成在所述上电极上，并且其厚度等于或小于所述上电极厚度的一半；层间绝缘膜，埋置所述铁电电容器及所述Pt膜；导电栓，形成为穿过所述层间绝缘膜、到达所述Pt膜，并包括导电胶膜和钨体；以及铝接线，形成在所述层间绝缘膜上，并连接至所述导电栓。本发明解决了在F电容器上采用W栓而可能产生的靠近上电极接触的新问题。