公开(公告)号：CN101636836A

公开(公告)日：2010-01-27

申请号：CN200780052222.6

申请日：2007-03-20

Applicant: 富士通微电子株式会社

Inventor： 王文生

IPC: H01L21/8246 ,  H01L27/105

CPC classification number: H01L28/40 ,  H01L27/11502 ,  H01L27/11507 ,  H01L28/55 ,  H01L28/65

Abstract: 一种半导体装置，包括基板和形成在所述基板上的铁电电容器，所述铁电电容器包括下部电极、形成在所述下部电极上的铁电膜和形成在所述铁电膜上的上部电极，所述上部电极包括：第一层，由化学计量组成使用组成参数x 1 以化学式AOx 1 表示且实际的组成使用组成参数x 2 以化学式AOx 2 表示的氧化物构成；第二层，形成在所述第一层上，由化学计量组成使用组成参数y 1 以化学式BOy 1 表示且实际的组成使用组成参数y 2 以化学式BOy 2 表示的氧化物构成；金属层，形成在所述第二层上；所述第二层的氧化比例高于所述第一层的氧化比例，所述组成参数x 1 、x 2 、y 1 和y 2 间的关系满足y 2 /y 1 ＞x 2 /x 1 ，在所述第二层上并在与所述金属层的界面上形成由氧化比例更高的化学计量组成的界面层。

公开(公告)号：CN101681883A

公开(公告)日：2010-03-24

申请号：CN200780053264.1

申请日：2007-06-14

Applicant: 富士通微电子株式会社

Inventor： 王文生

IPC: H01L21/8246 ,  H01L27/105

CPC classification number: H01L28/75 ,  H01L27/1057 ,  H01L27/11507 ,  H01L28/56

Abstract: 本发明形成具有取向性良好的铁电膜的铁电电容器。在使规定的结晶面优先取向的第一金属膜上形成非结晶或微结晶的金属氧化膜(步骤S1、S2)，然后，使用MOCVD法形成铁电膜(步骤S3)。在形成该铁电膜时，使第一金属膜上的金属氧化膜还原以作为第二金属膜，在该第二金属膜上形成铁电膜。非结晶或微结晶的金属氧化膜在形成铁电膜时容易被均匀地还原，通过该还原可获得取向性良好的第二金属膜，能够在第二金属膜上形成取向性良好的铁电膜。在形成铁电膜后，在其上形成上部电极(步骤S4)。

公开(公告)号：CN101641782A

公开(公告)日：2010-02-03

申请号：CN200880006592.0

申请日：2008-01-25

Applicant: 富士通微电子株式会社

Inventor： 王文生

IPC: H01L21/8246 ,  H01L27/105

CPC classification number: H01L21/02104 ,  H01L27/11507 ,  H01L28/55 ,  H01L28/65

Abstract: 提供一种半导体器件及其制造方法，改善构成铁电电容器的电容器上部电极的结晶度。电容器上部电极包括：第一层57，由第一氧化物构成，使用组成参数x1来将该第一氧化物表示为化学式AO x1 (A：金属元素)，使用组成参数x2来将该第一氧化物的实际组成表示为化学式AO x2 ；第二层58，由第二氧化物形成在第一层57上，使用组成参数y1来将该第二氧化物表示为化学式BO y1 ，使用组成参数y2来将该第二氧化物的实际组成表示为化学式BO y2 (B：金属元素)，第二层58由石墙状或柱状的晶体构成，氧化比例比第一层高，并且组成参数x1、x2、y1及y2之间满足关系y2/y1＞x2/x1；第三层59，形成在第二层58上，并且由贵金属或含有贵金属的合金或者它们的氧化物构成。

公开(公告)号：CN100452404C

公开(公告)日：2009-01-14

申请号：CN200480038177.5

申请日：2004-02-19

Applicant: 富士通微电子株式会社

Inventor： 王文生

IPC: H01L27/105 ,  H01L21/8242 ,  H01L27/108

Abstract: 在半导体基板(11)的上方形成铂膜(24)、PLZT膜(25)、以及上部电极膜(26)。接着，对上部电极膜(26)进行图案成型。然后，将覆盖PLZT膜(25)所露出的部分的PLZT膜(27)作为防蒸发膜而形成。接下来，通过在氧化性环境中进行热处理，来修复PLZT膜(25)所受到的损伤。另外，从对上部电极膜(26)进行图案成型到形成PLZT膜(27)为止的过程中，不进行热处理。其后，通过按顺序对PLZT膜(25)以及铂膜(24)进行图案成型，从而形成铁电电容器。

公开(公告)号：CN101326633B

公开(公告)日：2010-05-26

申请号：CN200580052213.8

申请日：2005-12-02

Applicant: 富士通微电子株式会社

Inventor： 永井孝一 ,  王文生

IPC: H01L21/8246 ,  H01L27/105

CPC classification number: H01L27/11502 ,  H01L27/11507

Abstract: 本发明提供一种能够防止形成在绝缘膜孔内的导电插塞变成接触不良的半导体器件及其制作方法。一种半导体器件，包括：形成在硅衬底10上的基底绝缘膜25；形成在基底绝缘膜25上的电容器Q；覆盖电容器Q的层间绝缘膜35；形成在层间绝缘膜35上的第一层金属布线45；覆盖层间绝缘膜35和第一层金属布线45，且在第一层金属布线45的上方具有第一膜厚的单层的第一绝缘膜48；形成在第一绝缘膜48上的第一电容器保护绝缘膜50；形成在第一电容器保护绝缘膜50上，且在第一层金属布线45的上方具有比第一膜厚更厚的第二膜厚的第一盖绝缘膜51；形成在第一层金属布线45上的绝缘膜48、50、51上的第三孔54a；形成在第三孔54a内的第五导电插塞57。

公开(公告)号：CN101702408A

公开(公告)日：2010-05-05

申请号：CN200910221733.7

申请日：2005-03-30

Applicant: 富士通微电子株式会社

Inventor： 王文生

IPC: H01L27/115 ,  H01L23/532 ,  H01L21/8247 ,  H01L21/768

Abstract: 一种半导体装置，具有形成在半导体基板10上的层间绝缘膜30和铁电电容器46，该铁电电容器46具有下部电极38、形成在下部电极38上的铁电薄膜42、形成在铁电薄膜42上的上部电极44，该下部电极38形成在层间绝缘膜30上，并具有由贵金属或贵金属氧化物构成的导体膜36，下部电极38埋入到在层间绝缘膜30上形成的接触孔32a内，并一体地具有连接到源极/漏极区域22a的插塞部38a。

公开(公告)号：CN101627470A

公开(公告)日：2010-01-13

申请号：CN200780052165.1

申请日：2007-03-14

Applicant: 富士通微电子株式会社

Inventor： 王文生

IPC: H01L21/8246 ,  H01L27/105

CPC classification number: H01L27/11507 ,  H01L28/55 ,  H01L28/65

Abstract: 提供一种半导体器件及其制造方法。在具有形成于半导体衬底上的铁电电容器的半导体器件中，铁电电容器由下部电极、铁电膜以及上部电极构成该上部电极至少包括第一导电膜和形成在所述第一导电膜上的第二导电膜，所述第一导电膜由第一导电性贵金属氧化物构成，所述第二导电膜由金属氮化化合物构成，而且，在第一导电膜和第二导电膜之间夹持有由第二导电性贵金属物构成的第三导电膜和由贵金属构成的第四导电膜。

公开(公告)号：CN1744320B

公开(公告)日：2010-04-28

申请号：CN200410082004.5

申请日：2004-12-30

Applicant: 富士通微电子株式会社

Inventor： 王文生

IPC: H01L27/10 ,  H01L27/108 ,  G11C11/22 ,  G11C21/00

CPC classification number: H01L27/11502 ,  H01L27/11507 ,  H01L28/55 ,  H01L28/65

Abstract: 本发明提供一种半导体器件及其制造方法，首先，在半导体衬底上形成下电极膜，然后在下电极膜上形成铁电膜。之后，在铁电膜上形成上电极膜。当形成上电极时，首先，在铁电膜上形成IrOx膜，该IrOx膜含有形成之时被结晶化的小晶体，然后形成含有柱状晶体的IrOx膜。使用本发明，即使在铁电膜薄化时仍然能够产生铁电膜特性。

公开(公告)号：CN100559592C

公开(公告)日：2009-11-11

申请号：CN03824759.3

申请日：2003-04-15

Applicant: 富士通微电子株式会社

Inventor： 王文生 ,  安藤崇志 ,  彦坂幸信

IPC: H01L27/105 ,  H01L27/04 ,  H01L21/822

CPC classification number: H01L28/65 ,  H01L21/32136 ,  H01L27/11502 ,  H01L27/11507 ,  H01L28/55 ,  H01L28/75

Abstract: 本发明涉及一种半导体装置的制造方法。在形成PLZT膜(30)作为电容器电介质膜的原料膜之后，在PLZT膜(30)上形成上部电极膜(31)。上部电极膜(31)由相互组成不同的2层IrOx膜构成。接着进行对半导体基板(11)的背面的清洗。而且、在上部电极膜(31)上形成Ir粘合膜(32)。此时基板温度在400℃或400℃以上。然后，依次形成作为硬质掩模的TiN膜以及TEOS膜。在这样的方法中，为了形成Ir粘合膜(32)将半导体基板(11)的温度保持在400℃或400℃以上，所以使背面清洗之后残留在上部电极膜(31)上的碳元素排放到处理室内。由此，提高了之后形成的TiN膜和Ir粘合膜(32)之间的粘附性，使得TiN膜不易发生剥离。