公开(公告)号：CN100530417C

公开(公告)日：2009-08-19

申请号：CN200610054989.X

申请日：2001-11-26

Applicant: 富士通微电子株式会社

Inventor： 松崎康郎 ,  铃木孝章 ,  山崎雅文 ,  川崎健一 ,  鎌田心之介

IPC: G11C7/22 ,  G11C11/409 ,  G11C8/16

Abstract: 半导体存储器件包括数量为N的多个外部端口，每个外部端口都接收指令，和一个内部电路，它在输入到一个外部端口的指令的最小时间间隔中至少实施N次存取操作。

公开(公告)号：CN101452737A

公开(公告)日：2009-06-10

申请号：CN200810184955.1

申请日：2001-11-26

Applicant: 富士通微电子株式会社

Inventor： 松崎康郎 ,  铃木孝章 ,  山崎雅文 ,  川崎健一 ,  鎌田心之介

IPC: G11C7/22 ,  G11C11/409

Abstract: 半导体存储器件包括数量为N的多个外部端口，每个外部端口都接收指令，和一个内部电路，它在输入到一个外部端口的指令的最小时间间隔中至少实施N次存取操作。

公开(公告)号：CN100530440C

公开(公告)日：2009-08-19

申请号：CN200610142094.1

申请日：2002-05-22

Applicant: 富士通微电子株式会社

Inventor： 山崎雅文 ,  铃木孝章 ,  中村俊和 ,  江渡聪 ,  三代俊哉 ,  佐藤绫子 ,  米田隆之 ,  川村典子

IPC: G11C29/36

Abstract: 逻辑芯片和被此逻辑芯片存取的存储芯片安装在同一封装中。在第一测试方式下逻辑芯片的模式发生器运行以便为存储芯片产生内部测试模式。模式选择器在第一测试方式下选择从模式发生器输出的内部测试模式，在第二测试方式下选择通过测试终端提供的外部测试模式，并把所选择的测试模式输出到存储芯片。根据方式选择信号，使用在逻辑芯片中产生的内部测试模式(第一测试模式)或者从外部提供的外部测试模式(第二测试模式)，安装在封装中的存储芯片得到测试。

公开(公告)号：CN101582290A

公开(公告)日：2009-11-18

申请号：CN200910150310.0

申请日：2001-11-26

Applicant: 富士通微电子株式会社

Inventor： 松崎康郎 ,  铃木孝章 ,  山崎雅文 ,  川崎健一 ,  鎌田心之介

IPC: G11C8/16 ,  G11C11/409 ,  G11C7/22

Abstract: 半导体存储器件包括数量为N的多个外部端口，每个外部端口都接收指令，和一个内部电路，它在输入到一个外部端口的指令的最小时间间隔中至少实施N次存取操作。

公开(公告)号：CN101477830A

公开(公告)日：2009-07-08

申请号：CN200810184951.3

申请日：2001-11-26

Applicant: 富士通微电子株式会社

Inventor： 松崎康郎 ,  铃木孝章 ,  山崎雅文 ,  川崎健一 ,  鎌田心之介

IPC: G11C7/10 ,  G11C7/22 ,  G11C11/409

Abstract: 本发明提供一种基于动态随机存取存储器核心的多端口存储器。半导体存储器件包括数量为N的多个外部端口，每个外部端口都接收指令，和一个内部电路，它在输入到一个外部端口的指令的最小时间间隔中至少实施N次存取操作。

公开(公告)号：CN1734668B

公开(公告)日：2010-05-05

申请号：CN200510083508.3

申请日：2001-11-26

Applicant: 富士通微电子株式会社

Inventor： 松崎康郎 ,  铃木孝章 ,  山崎雅文 ,  川崎健一 ,  鎌田心之介

IPC: G11C11/407 ,  G11C11/409 ,  G11C7/00

Abstract: 半导体存储器件包括数量为N的多个外部端口，每个外部端口都接收指令，和一个内部电路，它在输入到一个外部端口的指令的最小时间间隔中至少实施N次存取操作。

公开(公告)号：CN100530418C

公开(公告)日：2009-08-19

申请号：CN200610054990.2

申请日：2001-11-26

Applicant: 富士通微电子株式会社

Inventor： 松崎康郎 ,  铃木孝章 ,  山崎雅文 ,  川崎健一 ,  鎌田心之介

IPC: G11C7/22 ,  G11C8/16 ,  G11C11/409

Abstract: 半导体存储器件包括数量为N的多个外部端口，每个外部端口都接收指令，和一个内部电路，它在输入到一个外部端口的指令的最小时间间隔中至少实施N次存取操作。

公开(公告)号：CN101477829A

公开(公告)日：2009-07-08

申请号：CN200810184950.9

申请日：2001-11-26

Applicant: 富士通微电子株式会社

Inventor： 松崎康郎 ,  铃木孝章 ,  山崎雅文 ,  川崎健一 ,  鎌田心之介

IPC: G11C7/10 ,  G11C8/16 ,  G11C11/4063 ,  G11C11/408 ,  G11C11/406 ,  G11C11/409

Abstract: 本发明提供一种基于动态随机存取存储器核心的多端口存储器。半导体存储器件包括数量为N的多个外部端口，每个外部端口都接收指令，和一个内部电路，它在输入到一个外部端口的指令的最小时间间隔中至少实施N次存取操作。