公开(公告)号：CN101512664A

公开(公告)日：2009-08-19

申请号：CN200680055932.X

申请日：2006-09-29

Applicant: 富士通微电子株式会社

Inventor： 鸟井智史

IPC: G11C16/06 ,  G11C16/04 ,  H01L21/8247 ,  H01L27/10 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792

CPC classification number: H01L27/11529 ,  G11C16/0433 ,  H01L27/0922 ,  H01L27/11526 ,  H01L27/11546

Abstract: 提供非易失性半导体存储器件及其读取、写入和删除方法，该器件具有：存储单元阵列(10)，以矩阵状排列有多个存储单元(MC)，该存储单元具有选择晶体管(ST)和存储单元晶体管(MT)；第一列译码器(12)，控制位线(BL)及源极线(SL)的电位；第一行译码器(16)，控制第一字线(WL1)的电位；第二行译码器(14)，控制第二字线(WL2)的电位；第二列译码器(18)，控制源极线的电位；第一列译码器由耐电压比第一行译码器及第二列译码器低的电路构成，第二行译码器由耐电压比第一行译码器及第二列译码器低的电路构成。因能高速控制位线、源极线和第二字线，所以能高速读取已写入存储单元晶体管中的信息。

公开(公告)号：CN101517653A

公开(公告)日：2009-08-26

申请号：CN200780034926.0

申请日：2007-09-27

Applicant: 富士通微电子株式会社

Inventor： 鸟井智史 ,  水谷和宏 ,  野村俊雄 ,  浅野正义 ,  福冈郁人 ,  马渡博史 ,  高桥基

IPC: G11C16/04 ,  G11C16/06 ,  H01L21/8247 ,  H01L27/10 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792

CPC classification number: G11C16/0433 ,  G11C16/10 ,  H01L27/105 ,  H01L27/11526 ,  H01L27/11529

Abstract: 一种非易失性半导体存储器件，具有：存储单元阵列(10)，以矩阵状排列有存储单元(MC)，该存储单元具有选择晶体管(ST)和存储单元晶体管(MT)；列译码器(12)，用于控制位线(BL)的电位；电压施加电路(14)，用于控制第一字线(WL1)的电位；第一行译码器(16)，用于控制第二字线(WL2)的电位；第二行译码器(18)，用于控制源极线(SL)的电位；其中，列译码器由耐电压比电压施加电路及第二行译码器的耐电压低的电路构成，第一行译码器由耐电压比电压施加电路及第二行译码器的耐电压低的电路构成。由于能够以高速控制位线和第二字线，所以能够高速读取已写入存储单元晶体管中的信息。