公开(公告)号：CN101517653A

公开(公告)日：2009-08-26

申请号：CN200780034926.0

申请日：2007-09-27

Applicant: 富士通微电子株式会社

Inventor： 鸟井智史 ,  水谷和宏 ,  野村俊雄 ,  浅野正义 ,  福冈郁人 ,  马渡博史 ,  高桥基

IPC: G11C16/04 ,  G11C16/06 ,  H01L21/8247 ,  H01L27/10 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792

CPC classification number: G11C16/0433 ,  G11C16/10 ,  H01L27/105 ,  H01L27/11526 ,  H01L27/11529

Abstract: 一种非易失性半导体存储器件，具有：存储单元阵列(10)，以矩阵状排列有存储单元(MC)，该存储单元具有选择晶体管(ST)和存储单元晶体管(MT)；列译码器(12)，用于控制位线(BL)的电位；电压施加电路(14)，用于控制第一字线(WL1)的电位；第一行译码器(16)，用于控制第二字线(WL2)的电位；第二行译码器(18)，用于控制源极线(SL)的电位；其中，列译码器由耐电压比电压施加电路及第二行译码器的耐电压低的电路构成，第一行译码器由耐电压比电压施加电路及第二行译码器的耐电压低的电路构成。由于能够以高速控制位线和第二字线，所以能够高速读取已写入存储单元晶体管中的信息。

公开(公告)号：CN101479843A

公开(公告)日：2009-07-08

申请号：CN200680055189.8

申请日：2006-06-30

Applicant: 富士通微电子株式会社

Inventor： 江间泰示 ,  水谷和宏

IPC: H01L21/8247 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792

CPC classification number: H01L29/788 ,  H01L21/762 ,  H01L21/76232 ,  H01L27/105 ,  H01L27/11526 ,  H01L27/11536 ,  H01L27/11546 ,  H01L27/11548 ,  H01L27/11575 ,  H01L29/42336 ,  H01L29/7881

Abstract: 提供能够防止发生导电性材料的残渣引发的问题的半导体装置和半导体装置的制造方法。半导体装置，具有：半导体基板，具有第1区域和第2区域；STI元件分离区域，由在半导体基板上形成的元件分离槽和埋入元件分离槽的绝缘膜形成，划定第1区域和第2区域的多个有源区域；第1结构物，从第1区域的有源区域上形成到周围的STI元件分离区域，具有第1高度；第2结构物，从第2区域的有源区域上形成到周围的STI元件分离区域，具有低于第1高度的第2高度，第1区域的STI元件分离区域的表面低于第2区域的STI元件分离区域的表面。