-
公开(公告)号：CN109642312B
公开(公告)日：2021-01-01
申请号：CN201780050740.8
申请日：2017-07-26
申请人： 应用材料公司
发明人： 刘菁菁 , 华忠强 , 阿道夫·米勒·艾伦 , 迈克尔·W·斯托威尔 , 斯里尼瓦斯·D·内曼尼 , 殷正操 , 巴尔加夫·西特拉 , 维加斯拉夫·巴巴扬 , 安德烈·哈莱比卡
摘要： 一种沉积非晶碳膜包括至少95％碳。存在于此非晶碳膜中的sp3碳‑碳键的百分比超过30％，且此非晶碳膜的氢含量小于5％。一种于工件上沉积非晶碳的方法包括在处理腔室内定位此工件和将磁控管组件定位邻接于此处理腔室。此磁控管组件投射磁场进入此处理腔室。此方法进一步包括提供碳靶材，使得此磁场延伸通过此碳靶材朝向此工件。此方法进一步包括提供源气体至此处理腔室，和提供DC功率脉冲至在此处理腔室内由此源气体形成的等离子体。此DC功率脉冲被以40微秒或更小的脉冲供应，以至少4kHz的频率重复。
-
公开(公告)号：CN109417028B
公开(公告)日：2023-07-14
申请号：CN201780039924.4
申请日：2017-06-16
申请人： 应用材料公司
IPC分类号： H01L21/3065 , H01J37/32 , H05H1/46
摘要： 半导体系统及方法可包括执行选择性蚀刻的方法，所述方法包括以下步骤：使半导体基板上的材料改性。该半导体基板可在该半导体基板的表面上具有至少两种暴露的材料。所述方法可包括以下步骤：在容纳该半导体基板的处理腔室內形成低功率等离子体。该低功率等离子体可为射频(“RF”)等离子体，该射频等离子体在实施方式中可至少部分地由RF偏压电源所形成，该RF偏压电源在约10W及约100W之间运作。该RF偏压电源亦可用低于约5,000Hz的一频率发出脉冲。这些方法亦可包括以下步骤：相较于该半导体基板的该表面上的所述至少两种暴露的材料中的第二种材料以更高的蚀刻速率蚀刻该半导体基板的该表面上的所述至少两种暴露的材料中的一种暴露的材料。
-
公开(公告)号：CN109642312A
公开(公告)日：2019-04-16
申请号：CN201780050740.8
申请日：2017-07-26
申请人： 应用材料公司
发明人： 刘菁菁 , 华忠强 , 阿道夫·米勒·艾伦 , 迈克尔·W·斯托威尔 , 斯里尼瓦斯·D·内曼尼 , 殷正操 , 巴尔加夫·西特拉 , 维加斯拉夫·巴巴扬 , 安德烈·哈莱比卡
摘要： 一种沉积非晶碳膜包括至少95％碳。存在于此非晶碳膜中的sp3碳-碳键的百分比超过30％，且此非晶碳膜的氢含量小于5％。一种于工件上沉积非晶碳的方法包括在处理腔室内定位此工件和将磁控管组件定位邻接于此处理腔室。此磁控管组件投射磁场进入此处理腔室。此方法进一步包括提供碳靶材，使得此磁场延伸通过此碳靶材朝向此工件。此方法进一步包括提供源气体至此处理腔室，和提供DC功率脉冲至在此处理腔室内由此源气体形成的等离子体。此DC功率脉冲被以40微秒或更小的脉冲供应，以至少4kHz的频率重复。
-
公开(公告)号：CN109518144A
公开(公告)日：2019-03-26
申请号：CN201811095643.3
申请日：2018-09-19
申请人： 应用材料公司
CPC分类号： H01J37/3467 , C23C14/345 , C23C14/3485 , C23C14/35 , C23C14/54
摘要： 本文呈现的实施方式涉及用于在半导体处理系统中处理基板的方法和设备。所述方法开始于将耦接在脉冲RF偏压发生器与HiPIMS发生器之间的脉冲同步控制器初始化。通过脉冲同步控制器将第一时序信号发送至脉冲RF偏压发生器和HiPIMS发生器。基于第一时序信号向溅射靶和设置在基板支撑件中的RF电极供电。基于时序信号的结束而使所述靶和电极断电。通过脉冲同步控制器发送第二时序信号至脉冲RF偏压发生器，响应于第二时序信号，在不向靶供电的情况下，电极被供电和断电。
-
公开(公告)号：CN109417028A
公开(公告)日：2019-03-01
申请号：CN201780039924.4
申请日：2017-06-16
申请人： 应用材料公司
IPC分类号： H01L21/3065 , H01J37/32 , H05H1/46
摘要： 半导体系统及方法可包括执行选择性蚀刻的方法，所述方法包括以下步骤：使半导体基板上的材料改性。该半导体基板可在该半导体基板的表面上具有至少两种暴露的材料。所述方法可包括以下步骤：在容纳该半导体基板的处理腔室內形成低功率等离子体。该低功率等离子体可为射频(“RF”)等离子体，该射频等离子体在实施方式中可至少部分地由RF偏压电源所形成，该RF偏压电源在约10W及约100W之间运作。该RF偏压电源亦可用低于约5,000Hz的一频率发出脉冲。这些方法亦可包括以下步骤：相较于该半导体基板的该表面上的所述至少两种暴露的材料中的第二种材料以更高的蚀刻速率蚀刻该半导体基板的该表面上的所述至少两种暴露的材料中的一种暴露的材料。
-
-
-
-
搜索结果
5 条记录 (耗时 0.021 秒)