-
公开(公告)号：CN113625815A
公开(公告)日：2021-11-09
申请号：CN202110491771.5
申请日：2021-05-06
Applicant: 意法半导体股份有限公司
Inventor： A·康特
IPC: G05F1/567
Abstract: 本公开涉及用于带隙基准的装置和方法。一种装置包括：电流镜，通过控制开关耦合到放大器的输出；多个电容器，该多个电容器中的每个电容器耦合到电流镜的支腿和对应控制开关的共用节点；第一偶极子，耦合到放大器的第一输入；第二偶极子，耦合到放大器的第二输入；第三偶极子，耦合到被配置成生成带隙基准电压的装置的输出；以及开关组，耦合在电流镜与偶极子之间。
-
公开(公告)号：CN110033802A
公开(公告)日：2019-07-19
申请号：CN201811550220.6
申请日：2018-12-18
Applicant: 意法半导体股份有限公司
Inventor： A·康特
Abstract: 本公开的实施例涉及相变非易失性存储器器件的行解码架构和对应行解码方法。在实施例中，一种非易失性存储器器件包括分成多个区块的存储器阵列、以及包括与相应区块组相关联的主行解码单元的行解码器。经解码的行还包括本地行解码单元，每个本地行解码单元与相应区块相关联以用于基于经解码的地址信号和偏置信号来执行对应字线的选择和偏置。每个本地行解码单元具有被耦合到字线集合的逻辑组合模块，并且对于每个字线包括用于选择字线的下拉级和上拉级。备选地，上拉级当字线未被选择时在强偏置条件下朝向区块电源电压被动态偏置，或者当字线被选择时在弱偏置条件下被动态偏置。
-
公开(公告)号：CN107545925A
公开(公告)日：2018-01-05
申请号：CN201611201116.7
申请日：2016-12-22
Applicant: 意法半导体(克洛尔2)公司 , 意法半导体(鲁塞)公司 , 意法半导体股份有限公司
Abstract: 本申请涉及用于长时间常数电路级的读取电路和相应的读取方法。一种用于电荷保持电路级的读取电路，配备有：连接在第一偏置端子和浮置节点之间的存储电容器；以及连接在浮置节点和参考端子之间的放电元件，用于通过经由相应电介质的泄漏对存储在存储电容器中的电荷进行放电。读取电路还具有：运算放大器，其具有连接到浮置节点并接收读取电压的第一输入端子、接收参考电压的第二输入端子和在其上提供输出电压的输出端子，输出电压的值取决于读取电压和参考电压之间的比较并且指示存储电容器中的剩余电荷。在对用于提供输出电压的参考电压与读取电压之间进行比较之前，移位级移位浮置节点的读取电压的值。
-
公开(公告)号：CN101615050B
公开(公告)日：2015-02-11
申请号：CN200910140925.5
申请日：2009-05-13
Applicant: 意法半导体股份有限公司
IPC: G05F3/30
CPC classification number: G05F3/30
Abstract: 说明了一种用于特别为电源电压低于1V的应用生成温度补偿电压基准的电路，该类型的电路包括至少一个带隙电压发生器电路，该发生器电路被插入到第一和第二电压基准之间并包括运算放大器，该运算放大器具有连接到输入级的第一和第二输入端子，该输入级耦联到第一和第二输入端子，并且具有至少一对第一和第二双极晶体管，用于生成与温度成比例的第一电压分量。电路包括连接到带隙电压发生器电路的控制模块，向该第一控制节点供应偏置电压值，偏置电压值包括至少一个随着温度增加的电压分量，以用于补偿第一和第二双极晶体管的基极-发射极电压的变动并且确保运算放大器的一对输入晶体管的开启。电路具有适合于供应温度补偿电压值的输出端子。
-
公开(公告)号：CN113437955B
公开(公告)日：2024-07-09
申请号：CN202110310136.2
申请日：2021-03-23
Applicant: 意法半导体股份有限公司 , 意法半导体(鲁塞)公司
Abstract: 本公开的实施例涉及上电复位电路和对应的电子设备。一种实施例上电复位电路，具有接收电源电压的电源输入，生成复位信号，其值在电源电压超过POR检测电平时切换。上电复位电路具有：PTAT级，具有左支路和右支路，并且当电源电压达到POR检测电平时，在左支路和右支路中循环的电流之间生成电流平衡条件；以及输出级，被耦合到PTAT级并生成复位信号，其值在PTAT级出现电流平衡条件时切换。上电复位电路进一步包括检测电平生成级，被耦合到PTAT级作为其中心支路以定义POR检测电平的值。
-
Patent Agency Ranking
公开(公告)号：CN113625815B
公开(公告)日：2023-12-29
申请号：CN202110491771.5
申请日：2021-05-06
Applicant: 意法半导体股份有限公司
Inventor： A·康特
IPC: G05F1/567
Abstract: 本公开涉及用于带隙基准的装置和方法。一种装置包括：电流镜，通过控制开关耦合到放大器的输出；多个电容器，该多个电容器中的每个电容器耦合到电流镜的支腿和对应控制开关的共用节点；第一偶极子，耦合到放大器的第一输入；第二偶极子，耦合到放大器的第二输入；第三偶极子，耦合到被配置成生成带隙基准电压的装置的输出；以及开关组，耦合在电流镜与偶极子之间。
-
公开(公告)号：CN116027843A
公开(公告)日：2023-04-28
申请号：CN202211313207.5
申请日：2022-10-25
Applicant: 意法半导体股份有限公司
IPC: G05F1/567
Abstract: 本公开的实施例涉及电压调节器电路和相应的存储器器件。电压调节器接收输入电压并产生经调节的输出电压。第一反馈网络将反馈信号与参考信号进行比较，以在参考信号高于/低于反馈信号时断言/解除断言第一脉冲控制信号。第二反馈网络将输出电压与阈值信号进行比较，以在阈值信号高于/低于输出电压时断言/解除断言第二控制信号。如果第二控制信号被解除断言且由第一脉冲控制信号时钟控制以产生高于输入电压的电源电压，那么启用电荷泵。当断言第二控制信号时启用第一传输元件，并且当断言第一脉冲控制信号时选择性地激活第一传输元件。当第二控制信号被解除断言时，第二传输元件被选择性地激活。
-
公开(公告)号：CN107544237A
公开(公告)日：2018-01-05
申请号：CN201611228455.4
申请日：2016-12-27
Applicant: 意法半导体(克洛尔2)公司 , 意法半导体(鲁塞)公司 , 意法半导体股份有限公司
IPC: G04F13/00
Abstract: 一种测试电路(19)，包括用于测量时间间隔的电荷保持电路级(1)，电荷保持电路级设置有：存储电容器(2)，连接在第一偏置端子(3a)与浮置节点(4)之间；以及放电元件(6)，连接在浮置节点(4)与参考端子(7)之间，用于通过穿过对应的电介质的泄漏对存储在存储电容器中的电荷放电。测试电路设想：偏置级(24)，用于将浮置节点偏置处于读取电压(VL)；检测级(30，32)，用于检测读取电压的偏置值(VL(t0))；以及积分器级(20)，具有耦合至浮置节点的测试电容器(28)，用于实现对放电元件中的放电电流(iL)与保持恒定处于偏置值的读取电压的积分运算，以及确定根据积分运算变化的放电元件的有效电阻值(RL')。
-
公开(公告)号：CN110310688B
公开(公告)日：2025-02-21
申请号：CN201910207951.9
申请日：2019-03-19
Applicant: 意法半导体股份有限公司
Inventor： A·康特
IPC: G11C11/4097
Abstract: 本公开的实施例涉及具有可切换读取模式的非易失性存储器设备及其读取方法。本文中描述了一种可以在不同的读取模式之间切换的非易失性存储器设备。特别地，存储器设备包括多个存储器单元，并且可替换地实现差分类型的读取和单端类型的读取。本文中进一步描述了一种用于读取存储器设备的方法。
-
公开(公告)号：CN117711462A
公开(公告)日：2024-03-15
申请号：CN202311177862.7
申请日：2023-09-13
Applicant: 意法半导体股份有限公司 , 意法半导体(ALPS)有限公司
IPC: G11C13/00
Abstract: 本公开的实施例涉及非易失性存储器设备以及对应的操作方法。在非易失性存储器设备中，提供有存储器扇区。存储器扇区包括水平布置的多个瓦片。每个瓦片包括内布置在水平字线和竖直位线中的多个存储器单元。预解码器被配置为接收经编码的地址信号集，以产生预解码信号。中央行解码器被布置为与多个瓦片对齐，接收预解码信号，并且产生用于驱动字线的电平移位上拉驱动信号和电平移位下拉驱动信号。第一缓冲器电路被布置在每个瓦片的第一侧上。第一缓冲器电路中的每个被耦合到相应字线，接收电平移位上拉驱动信号和电平移位下拉驱动信号，并且根据接收到的信号的值来选择性地上拉或下拉相应字线。
-
-
-
-
-
-
-
-
-
Search Results
51
records
(took 0.033 seconds)
