-
公开(公告)号：CN113437955B
公开(公告)日：2024-07-09
申请号：CN202110310136.2
申请日：2021-03-23
Applicant: 意法半导体股份有限公司 , 意法半导体(鲁塞)公司
Abstract: 本公开的实施例涉及上电复位电路和对应的电子设备。一种实施例上电复位电路，具有接收电源电压的电源输入，生成复位信号，其值在电源电压超过POR检测电平时切换。上电复位电路具有：PTAT级，具有左支路和右支路，并且当电源电压达到POR检测电平时，在左支路和右支路中循环的电流之间生成电流平衡条件；以及输出级，被耦合到PTAT级并生成复位信号，其值在PTAT级出现电流平衡条件时切换。上电复位电路进一步包括检测电平生成级，被耦合到PTAT级作为其中心支路以定义POR检测电平的值。
-
公开(公告)号：CN116027843A
公开(公告)日：2023-04-28
申请号：CN202211313207.5
申请日：2022-10-25
Applicant: 意法半导体股份有限公司
IPC: G05F1/567
Abstract: 本公开的实施例涉及电压调节器电路和相应的存储器器件。电压调节器接收输入电压并产生经调节的输出电压。第一反馈网络将反馈信号与参考信号进行比较，以在参考信号高于/低于反馈信号时断言/解除断言第一脉冲控制信号。第二反馈网络将输出电压与阈值信号进行比较，以在阈值信号高于/低于输出电压时断言/解除断言第二控制信号。如果第二控制信号被解除断言且由第一脉冲控制信号时钟控制以产生高于输入电压的电源电压，那么启用电荷泵。当断言第二控制信号时启用第一传输元件，并且当断言第一脉冲控制信号时选择性地激活第一传输元件。当第二控制信号被解除断言时，第二传输元件被选择性地激活。
-
公开(公告)号：CN116027843B
公开(公告)日：2025-02-25
申请号：CN202211313207.5
申请日：2022-10-25
Applicant: 意法半导体股份有限公司
IPC: G05F1/567
Abstract: 本公开的实施例涉及电压调节器电路和相应的存储器器件。电压调节器接收输入电压并产生经调节的输出电压。第一反馈网络将反馈信号与参考信号进行比较，以在参考信号高于/低于反馈信号时断言/解除断言第一脉冲控制信号。第二反馈网络将输出电压与阈值信号进行比较，以在阈值信号高于/低于输出电压时断言/解除断言第二控制信号。如果第二控制信号被解除断言且由第一脉冲控制信号时钟控制以产生高于输入电压的电源电压，那么启用电荷泵。当断言第二控制信号时启用第一传输元件，并且当断言第一脉冲控制信号时选择性地激活第一传输元件。当第二控制信号被解除断言时，第二传输元件被选择性地激活。
-
公开(公告)号：CN117711462A
公开(公告)日：2024-03-15
申请号：CN202311177862.7
申请日：2023-09-13
Applicant: 意法半导体股份有限公司 , 意法半导体(ALPS)有限公司
IPC: G11C13/00
Abstract: 本公开的实施例涉及非易失性存储器设备以及对应的操作方法。在非易失性存储器设备中，提供有存储器扇区。存储器扇区包括水平布置的多个瓦片。每个瓦片包括内布置在水平字线和竖直位线中的多个存储器单元。预解码器被配置为接收经编码的地址信号集，以产生预解码信号。中央行解码器被布置为与多个瓦片对齐，接收预解码信号，并且产生用于驱动字线的电平移位上拉驱动信号和电平移位下拉驱动信号。第一缓冲器电路被布置在每个瓦片的第一侧上。第一缓冲器电路中的每个被耦合到相应字线，接收电平移位上拉驱动信号和电平移位下拉驱动信号，并且根据接收到的信号的值来选择性地上拉或下拉相应字线。
-
公开(公告)号：CN115691611A
公开(公告)日：2023-02-03
申请号：CN202210877148.8
申请日：2022-07-25
Applicant: 意法半导体股份有限公司
IPC: G11C11/56
Abstract: 本公开的实施例涉及用于相变存储器单元的驱动器电路和对应的方法。一种电路包括多个存储器单元，其中每个存储器单元包括：相变存储器存储元件，与供应电压节点与参考电压节点之间的相应电流调制晶体管串联耦合，电流调制晶体管被配置为在控制端子处接收驱动信号且根据驱动信号将相应编程电流注入到相应相变存储器存储元件中；驱动器电路，其被配置为在共用控制节点处产生驱动信号，其中共用控制节点耦合到电流调制晶体管的控制端子。驱动信号调制编程电流以产生SET编程电流脉冲和RESET编程电流脉冲，以及至少一个电流生成器电路，其被配置为响应于电流调制晶体管将编程电流注入到相应相变存储器存储元件中而将补偿电流注入到共用控制节点中。
-
Patent Agency Ranking
公开(公告)号：CN113437955A
公开(公告)日：2021-09-24
申请号：CN202110310136.2
申请日：2021-03-23
Applicant: 意法半导体股份有限公司 , 意法半导体(鲁塞)公司
Abstract: 本公开的实施例涉及上电复位电路和对应的电子设备。一种实施例上电复位电路，具有接收电源电压的电源输入，生成复位信号，其值在电源电压超过POR检测电平时切换。上电复位电路具有：PTAT级，具有左支路和右支路，并且当电源电压达到POR检测电平时，在左支路和右支路中循环的电流之间生成电流平衡条件；以及输出级，被耦合到PTAT级并生成复位信号，其值在PTAT级出现电流平衡条件时切换。上电复位电路进一步包括检测电平生成级，被耦合到PTAT级作为其中心支路以定义POR检测电平的值。
-
公开(公告)号：CN116909341A
公开(公告)日：2023-10-20
申请号：CN202310391249.9
申请日：2023-04-13
Applicant: 意法半导体股份有限公司
IPC: G05F1/56
Abstract: LDO调节器电路包括输入比较器和驱动器电路，驱动器电路包括晶体管，与调节器的输出节点耦合的电流路径穿过该晶体管。第一和第二驱动器各自包括：与输出节点耦合的电流路径穿过其中的驱动器晶体管、向驱动晶体管施加比较信号的电压泵浦副本的电容升压电路。与电容升压电路耦合的电压刷新晶体管电路将电压泵浦副本传送到电容升压电路上。第一和第二驱动器可以在第一操作模式和第二模式之间可控地切换，在第一操作模式期间，基于比较信号的电压泵浦副本，穿过驱动器晶体管的电流路径是导电的或者不导电的，在第二模式期间，电压刷新晶体管电路被激活以传送比较信号的电压泵浦副本，并且穿过驱动器晶体管的电流路径是不导电的。
-
公开(公告)号：CN116527025A
公开(公告)日：2023-08-01
申请号：CN202310045154.1
申请日：2023-01-30
Applicant: 意法半导体股份有限公司
IPC: H03K5/24
Abstract: 公开了比较器系统和方法。一种系统，包括：环形振荡器，被配置为产生一时钟信号组，该时钟信号组具有相同的时钟周期以及在相应时钟信号边沿之间的相互时间延迟。比较器电路耦合到第一和第二输入节点并且根据相应比较阶段序列产生一比较信号组。一同步电路组耦合到环形振荡器和多个比较器电路。同步电路向比较器电路中的每个分配相应时间窗口，用于进行比较信号的通过相应通信线的传送。相应时间窗口基于时钟信号同步。多路复用器将相应通信线耦合到输出线以顺序地使比较器电路中的每个能够针对相应的时间窗口通过输出线顺序地输出相应比较信号，从而形成随时间演变的复合比较信号。
-
公开(公告)号：CN116192133A
公开(公告)日：2023-05-30
申请号：CN202211505805.2
申请日：2022-11-28
Applicant: 意法半导体股份有限公司
Abstract: 本公开的实施例涉及数模转换器电路。根据一个实施例，一种数模转换器(DAC)包括：W‑2W电流镜，其包括具有第一宽度的多个第一MOS晶体管和具有两倍于第一宽度的第二宽度的多个第二MOS晶体管，其中所述多个第二MOS晶体管中的一个第二MOS晶体管耦合在所述多个第一MOS晶体管的相邻MOS晶体管的漏极之间；以及体偏置发生器，其具有耦合到所述多个第一MOS晶体管的对应体节点的多个输出节点，其中所述多个输出结点被配置为提供与温度成反比的电压。
-
公开(公告)号：CN115220653A
公开(公告)日：2022-10-21
申请号：CN202210409392.1
申请日：2022-04-19
Applicant: 意法半导体(格勒诺布尔2)公司 , 意法半导体股份有限公司
Inventor： L·瓦伦西亚·里塞托 , F·托马约洛 , D·德科斯坦蒂尼
Abstract: 本公开的实施例涉及针对按位可编程非易失性存储器的数据管理方法和对应设备。响应于将新数据存储在按位可编程非易失性存储器的存储器位置处的请求，按位可编程存储器的存储器位置处存储的数据被感测。所感测的数据的位与新数据的位进行比较。成本差异的指示在按位编程操作的第一突发与按位编程操作的第二突发之间被确定，第一突发与对新数据中和所感测的数据的位不同的位进行编程相关联，第二突发与对新数据的互补反演中和所感测的数据的位不同的位进行编程相关联。按位编程操作的第一突发或按位编程操作的第二突发中的一个基于所生成的成本差异的指示来执行。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.044 seconds)
