-
公开(公告)号：CN117711462A
公开(公告)日：2024-03-15
申请号：CN202311177862.7
申请日：2023-09-13
Applicant: 意法半导体股份有限公司 , 意法半导体(ALPS)有限公司
IPC: G11C13/00
Abstract: 本公开的实施例涉及非易失性存储器设备以及对应的操作方法。在非易失性存储器设备中，提供有存储器扇区。存储器扇区包括水平布置的多个瓦片。每个瓦片包括内布置在水平字线和竖直位线中的多个存储器单元。预解码器被配置为接收经编码的地址信号集，以产生预解码信号。中央行解码器被布置为与多个瓦片对齐，接收预解码信号，并且产生用于驱动字线的电平移位上拉驱动信号和电平移位下拉驱动信号。第一缓冲器电路被布置在每个瓦片的第一侧上。第一缓冲器电路中的每个被耦合到相应字线，接收电平移位上拉驱动信号和电平移位下拉驱动信号，并且根据接收到的信号的值来选择性地上拉或下拉相应字线。
-
Patent Agency Ranking
公开(公告)号：CN116027843A
公开(公告)日：2023-04-28
申请号：CN202211313207.5
申请日：2022-10-25
Applicant: 意法半导体股份有限公司
IPC: G05F1/567
Abstract: 本公开的实施例涉及电压调节器电路和相应的存储器器件。电压调节器接收输入电压并产生经调节的输出电压。第一反馈网络将反馈信号与参考信号进行比较，以在参考信号高于/低于反馈信号时断言/解除断言第一脉冲控制信号。第二反馈网络将输出电压与阈值信号进行比较，以在阈值信号高于/低于输出电压时断言/解除断言第二控制信号。如果第二控制信号被解除断言且由第一脉冲控制信号时钟控制以产生高于输入电压的电源电压，那么启用电荷泵。当断言第二控制信号时启用第一传输元件，并且当断言第一脉冲控制信号时选择性地激活第一传输元件。当第二控制信号被解除断言时，第二传输元件被选择性地激活。
-
公开(公告)号：CN116027843B
公开(公告)日：2025-02-25
申请号：CN202211313207.5
申请日：2022-10-25
Applicant: 意法半导体股份有限公司
IPC: G05F1/567
Abstract: 本公开的实施例涉及电压调节器电路和相应的存储器器件。电压调节器接收输入电压并产生经调节的输出电压。第一反馈网络将反馈信号与参考信号进行比较，以在参考信号高于/低于反馈信号时断言/解除断言第一脉冲控制信号。第二反馈网络将输出电压与阈值信号进行比较，以在阈值信号高于/低于输出电压时断言/解除断言第二控制信号。如果第二控制信号被解除断言且由第一脉冲控制信号时钟控制以产生高于输入电压的电源电压，那么启用电荷泵。当断言第二控制信号时启用第一传输元件，并且当断言第一脉冲控制信号时选择性地激活第一传输元件。当第二控制信号被解除断言时，第二传输元件被选择性地激活。
-
公开(公告)号：CN115691611A
公开(公告)日：2023-02-03
申请号：CN202210877148.8
申请日：2022-07-25
Applicant: 意法半导体股份有限公司
IPC: G11C11/56
Abstract: 本公开的实施例涉及用于相变存储器单元的驱动器电路和对应的方法。一种电路包括多个存储器单元，其中每个存储器单元包括：相变存储器存储元件，与供应电压节点与参考电压节点之间的相应电流调制晶体管串联耦合，电流调制晶体管被配置为在控制端子处接收驱动信号且根据驱动信号将相应编程电流注入到相应相变存储器存储元件中；驱动器电路，其被配置为在共用控制节点处产生驱动信号，其中共用控制节点耦合到电流调制晶体管的控制端子。驱动信号调制编程电流以产生SET编程电流脉冲和RESET编程电流脉冲，以及至少一个电流生成器电路，其被配置为响应于电流调制晶体管将编程电流注入到相应相变存储器存储元件中而将补偿电流注入到共用控制节点中。
-
公开(公告)号：CN116527025A
公开(公告)日：2023-08-01
申请号：CN202310045154.1
申请日：2023-01-30
Applicant: 意法半导体股份有限公司
IPC: H03K5/24
Abstract: 公开了比较器系统和方法。一种系统，包括：环形振荡器，被配置为产生一时钟信号组，该时钟信号组具有相同的时钟周期以及在相应时钟信号边沿之间的相互时间延迟。比较器电路耦合到第一和第二输入节点并且根据相应比较阶段序列产生一比较信号组。一同步电路组耦合到环形振荡器和多个比较器电路。同步电路向比较器电路中的每个分配相应时间窗口，用于进行比较信号的通过相应通信线的传送。相应时间窗口基于时钟信号同步。多路复用器将相应通信线耦合到输出线以顺序地使比较器电路中的每个能够针对相应的时间窗口通过输出线顺序地输出相应比较信号，从而形成随时间演变的复合比较信号。
-
公开(公告)号：CN116192133A
公开(公告)日：2023-05-30
申请号：CN202211505805.2
申请日：2022-11-28
Applicant: 意法半导体股份有限公司
Abstract: 本公开的实施例涉及数模转换器电路。根据一个实施例，一种数模转换器(DAC)包括：W‑2W电流镜，其包括具有第一宽度的多个第一MOS晶体管和具有两倍于第一宽度的第二宽度的多个第二MOS晶体管，其中所述多个第二MOS晶体管中的一个第二MOS晶体管耦合在所述多个第一MOS晶体管的相邻MOS晶体管的漏极之间；以及体偏置发生器，其具有耦合到所述多个第一MOS晶体管的对应体节点的多个输出节点，其中所述多个输出结点被配置为提供与温度成反比的电压。
-
-
-
-
-
Search Results
6
records
(took 0.046 seconds)
