公开(公告)号：CN106024872B

公开(公告)日：2022-12-02

申请号：CN201610186230.0

申请日：2016-03-29

Applicant: 拉碧斯半导体株式会社

Inventor： 田中宏幸

IPC: H01L29/739 ,  H01L29/06 ,  H01L21/331

Abstract: 本发明提供能够对于以往的横向IGBT不损伤击穿电压特性地改善输出特性的半导体装置以及半导体装置的制造方法。半导体装置包括：P型基极区域，其设置在N型半导体层的表层部；N型发射极区域，其设置在P型基极区域的内侧；P型集电极区域，其在N型半导体层的表层部被与P型基极区域分离地设置；栅极绝缘膜，其设置在N型半导体层的表面，与P型基极区域以及N型发射极区域接触；栅电极，其设置在栅极绝缘膜上；以及柱状构造物，其设置在N型半导体层的内部的P型基极区域与P型集电极区域之间，上述柱状构造物的一端与在N型半导体层的表层部延伸的N型半导体连接，并且具有沿N型半导体层的深度方向延伸的绝缘体。

公开(公告)号：CN106024872A

公开(公告)日：2016-10-12

申请号：CN201610186230.0

申请日：2016-03-29

Applicant: 拉碧斯半导体株式会社

Inventor： 田中宏幸

IPC: H01L29/739 ,  H01L29/06 ,  H01L21/331

CPC classification number: H01L29/7394 ,  H01L21/762 ,  H01L21/76202 ,  H01L21/76283 ,  H01L29/0649 ,  H01L29/0657 ,  H01L29/0808 ,  H01L29/0821 ,  H01L29/1008 ,  H01L29/1083 ,  H01L29/1095 ,  H01L29/66325 ,  H01L29/7322 ,  H01L29/735 ,  H01L29/7393 ,  H01L29/7398 ,  H01L29/0684

Abstract: 本发明提供能够对于以往的横向IGBT不损伤击穿电压特性地改善输出特性的半导体装置以及半导体装置的制造方法。半导体装置包括：P型基极区域，其设置在N型半导体层的表层部；N型发射极区域，其设置在P型基极区域的内侧；P型集电极区域，其在N型半导体层的表层部被与P型基极区域分离地设置；栅极绝缘膜，其设置在N型半导体层的表面，与P型基极区域以及N型发射极区域接触；栅电极，其设置在栅极绝缘膜上；以及柱状构造物，其设置在N型半导体层的内部的P型基极区域与P型集电极区域之间，上述柱状构造物的一端与在N型半导体层的表层部延伸的N型半导体连接，并且具有沿N型半导体层的深度方向延伸的绝缘体。

公开(公告)号：CN111755439A

公开(公告)日：2020-10-09

申请号：CN202010216709.0

申请日：2020-03-25

Applicant: 拉碧斯半导体株式会社

Inventor： 田中宏幸 ,  东真砂彦

IPC: H01L27/02 ,  H01L29/06 ,  H01L21/82

Abstract: 本发明提供一种可以在抑制正向电流电压特性及正向击穿电流的下降以及元件面积的扩大的同时提高反向击穿耐压的半导体装置及其制造方法。所述半导体装置包括：利用PN接合的二极管元件，在具有P型或N型的第一导电型的半导体基板(1)的表面，包括具有第一导电型的高浓度第一导电型杂质区域(6)、具有与第一导电型相反的导电型的第二导电型的高浓度第二导电型杂质区域(5)、以及由高浓度第一导电型杂质区域与高浓度第二导电型杂质区域夹着的元件分离区域(2)；以及浮游层(3)，在半导体基板的高浓度第二导电型杂质区域的下方与高浓度第二导电型杂质区域隔开且具有第二导电型。

公开(公告)号：CN101055874B

公开(公告)日：2015-04-22

申请号：CN200710078734.1

申请日：2007-02-17

Applicant: 拉碧斯半导体株式会社

Inventor： 河津佳幸 ,  田中宏幸

IPC: H01L27/112 ,  H01L21/8246 ,  G11C17/00 ,  G11C17/06

CPC classification number: G11C17/16 ,  Y10S257/91

Abstract: 本发明提供非易失性存储器、其制造方法、以及该存储器的写入读出方法。即使没有进行大幅的制造装置的更新等也能够提高存储器的集成度，缩小芯片面积，从而实现成本降低。本发明的非易失性存储器的存储单元包括上部电极、下部电极、以及状态变化部，所述状态变化部存在于从该上部电极到下部电极之间且只能发生一次状态变化。该状态变化部构成为具有：第1半导体层，其由P型半导体或N型半导体中的任一方半导体构成；以及第2半导体层，其由所述P型半导体或N型半导体的另一方半导体构成，在所述第1半导体层的上下分别通过PN结部而设置。