高K金属栅极制程的金属-绝缘体-多晶硅电容器及制造方法

    公开(公告)号:CN110718539A

    公开(公告)日:2020-01-21

    申请号:CN201910500829.0

    申请日:2019-06-11

    IPC分类号: H01L23/64 H01L23/522

    摘要: 本申请涉及高K金属栅极制程的金属-绝缘体-多晶硅电容器及制造方法,提供一种在高k金属栅极(HKMG)制程中形成的具有金属-绝缘体-多晶硅(MIP)电容器的集成电路的形成方法以及该生成的装置。实施例包含装置,该装置包含金属栅极、环绕该金属栅极的侧壁而形成的高k介电层、以及邻近该高k介电层的至少一部分的虚设多晶硅栅极。该装置也包含电容器,该电容器包含作为绝缘体的该高k层,其中,该绝缘体是在作为一个电极的虚设物与作为另一个电极的该金属栅极之间。

    非易失性存储装置的交接点布局

    公开(公告)号:CN108447867B

    公开(公告)日:2022-07-05

    申请号:CN201810014566.8

    申请日:2018-01-08

    摘要: 本发明涉及非易失性存储装置的交接点布局,揭露一种装置及形成该装置的方法。该方法包括提供制备有存储单元区域的衬底以及形成存储单元对于该单元区域中。该存储单元对包括第一分离栅极存储单元以及第二分离栅极存储单元。各存储单元包括作为存取栅极的第一栅极,相邻于该第一栅极的第二栅极,该第二栅极作为存储栅极,第一S/D区域邻接该第一栅极以及第二S/D区域邻接该第二栅极。该方法还包括形成硅化物接触件于拾取点区域中的栅极导电体以及第一S/D区域以及暴露的掩埋共同的源线上的衬底上,以增加至一延伸位移距离DE的字元线以及源线区域中的位移距离,而避免该第一偏移存取栅极导电体以及存储单元对的行的相邻存取栅极导电体之间的短路。