公开(公告)号：CN105047666B

公开(公告)日：2019-07-05

申请号：CN201410613050.7

申请日：2014-11-04

申请人： 爱思开海力士有限公司

发明人： 金南润 ,  朴圣根

IPC分类号： H01L27/11521

CPC分类号： H01L27/11524 ,  H01L23/528 ,  H01L27/0629 ,  H01L27/11519 ,  H01L28/40 ,  H01L29/0642 ,  H01L29/861 ,  H01L29/8611 ,  H01L2924/0002 ,  H01L2924/00

摘要： 一种非易失性存储器件包括：第一有源区和第二有源区，其彼此分开；浮栅，其与第一有源区交叉，并且被设置成使得其一个端部与第二有源区重叠；选择栅，其与第一有源区交叉，以及被设置成与浮栅并排并且与浮栅耦接；电介质层，其被设置在浮栅和选择栅之间，其中电介质层、浮栅和选择栅的叠层形成水平结构的第一电容器；阱区，其被设置在第二有源区中并且与浮栅耦接，其中，阱区和浮栅的叠层形成垂直结构的第二电容器；以及接触部，其与阱区和选择栅共同耦接。

公开(公告)号：CN109671713A

公开(公告)日：2019-04-23

申请号：CN201811024323.9

申请日：2018-09-04

申请人： 三星电子株式会社

发明人： 李英硕 ,  李太熙

IPC分类号： H01L27/11575 ,  H01L27/11582 ,  H01L27/11556 ,  H01L27/11548

CPC分类号： H01L27/11582 ,  H01L21/76816 ,  H01L21/76877 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/562 ,  H01L27/11519 ,  H01L27/11524 ,  H01L27/11556 ,  H01L27/11565 ,  H01L27/1157 ,  H01L27/11575 ,  H01L27/11548

摘要： 提供了一种半导体器件，其包括：衬底，其包括构造为在彼此垂直的第一方向和第二方向上延伸的顶表面；栅极堆叠结构，其设置在衬底上，在第一方向上彼此间隔开，并构造为在第二方向上延伸；第一区域，栅极堆叠结构的顶表面的水平在第一区域中是恒定的；第二区域，栅极堆叠结构的顶表面的水平在第二区域中是台阶状的，第二区域被构造为围绕第一区域的至少一部分；以及导电线，其在第二区域中设置于栅极堆叠结构之间并构造为在第二方向上以凹凸不平的形式延伸。

公开(公告)号：CN106206728B

公开(公告)日：2019-04-16

申请号：CN201510251446.6

申请日：2015-05-18

申请人： 力晶科技股份有限公司

发明人： 永井享浩

IPC分类号： H01L29/78 ,  H01L29/788 ,  H01L27/11519 ,  H01L27/11524 ,  H01L27/11526 ,  H01L27/11536 ,  H01L27/11539 ,  H01L27/11541 ,  H01L29/49 ,  H01L29/51 ,  H01L21/336

CPC分类号： H01L27/11526 ,  H01L21/2652 ,  H01L21/26586 ,  H01L27/11519 ,  H01L27/11524 ,  H01L27/11536 ,  H01L27/11539 ,  H01L27/11541 ,  H01L29/4925 ,  H01L29/4983 ,  H01L29/513 ,  H01L29/66492 ,  H01L29/6659 ,  H01L29/66825 ,  H01L29/7833 ,  H01L29/7836 ,  H01L29/788

摘要： 本发明公开一种半导体晶体管与闪存存储器及其制造方法。该闪存存储器，设置于基底上。闪存存储器具有半导体晶体管。此半导体晶体管具有堆叠栅极结构、淡掺杂区与间隙壁。堆叠栅极结构具有依序设置于基底上的栅介电层、第一导体层、介电层以及第二导体层。介电层周围具有开口使第一导体层电连接第二导体层。淡掺杂区设置于堆叠栅极结构旁、且位于开口下的基底中。间隙壁设置于堆叠栅极结构侧壁。利用控制开口下第一导体层的高度可调整间隙壁的宽度，以及利用介电层作为掩模层设置淡掺杂区，可增加淡掺杂区裕度，得到良好的电性。

公开(公告)号：CN108735754A

公开(公告)日：2018-11-02

申请号：CN201810358928.5

申请日：2018-04-20

申请人： 三星电子株式会社

发明人： 曹诚汉 ,  姜信焕

IPC分类号： H01L27/11524 ,  H01L27/11551

CPC分类号： H01L27/11565 ,  H01L23/5226 ,  H01L23/5283 ,  H01L23/53271 ,  H01L27/11519 ,  H01L27/11556 ,  H01L27/11582 ,  H01L29/0847

摘要： 提供了一种包括堆叠结构的半导体器件。包括多个栅电极的堆叠结构垂直地堆叠在衬底上并在第一方向上延伸。沟道结构包括穿透堆叠结构的垂直沟道以及连接垂直沟道的水平沟道。水平沟道被提供在堆叠结构下方。第一下布线图案设置在衬底与堆叠结构之间并电连接到沟道结构。每个第一下布线图案包括在第一方向上具有彼此不同宽度的第一部分和第二部分。每个第一下布线图案在交叉第一方向的第二方向上延伸并在第二方向上跨过堆叠结构。

公开(公告)号：CN108573979A

公开(公告)日：2018-09-25

申请号：CN201810156960.5

申请日：2018-02-24

申请人： 三星电子株式会社

发明人： 赵泰根 ,  金泓秀 ,  朴钟国 ,  李太熙

IPC分类号： H01L27/11582 ,  H01L27/1157

CPC分类号： H01L27/11573 ,  H01L23/522 ,  H01L27/11519 ,  H01L27/11524 ,  H01L27/11529 ,  H01L27/11565 ,  H01L27/11575 ,  H01L27/11578 ,  H01L27/11582 ,  H01L27/1157

摘要： 一种半导体器件包括多个堆叠结构和多个分离绝缘层，所述多个堆叠结构包括顺序地堆叠在衬底上并且沿第一方向设置的栅电极，所述多个分离绝缘层的每一个设置在所述堆叠结构之间。多个竖直柱穿透每个堆叠结构并且连接到所述衬底。多个位线设置在所述竖直柱上并且沿第一方向跨所述堆叠结构延伸。多个位线接触结构将所述竖直柱连接到所述位线。多个第一单元虚拟线设置在所述多个分离绝缘层上，并沿与所述第一方向交叉的第二方向延伸。

公开(公告)号：CN108140644A

公开(公告)日：2018-06-08

申请号：CN201680055326.1

申请日：2016-09-06

申请人： 桑迪士克科技有限责任公司

发明人： 西川昌利 ,  M.宫本 ,  J.卡伊

IPC分类号： H01L27/11565 ,  H01L27/11519 ,  H01L27/11526 ,  H01L27/11556 ,  H01L27/11521 ,  H01L27/11582 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11568 ,  H01L23/522 ,  H01L23/528 ,  H01L29/06 ,  H01L29/08 ,  H01L21/28 ,  H01L21/311

CPC分类号： H01L27/11582 ,  H01L21/28273 ,  H01L21/28282 ,  H01L21/31111 ,  H01L23/5226 ,  H01L23/528 ,  H01L27/11519 ,  H01L27/11521 ,  H01L27/11526 ,  H01L27/11556 ,  H01L27/11565 ,  H01L27/11568 ,  H01L27/1157 ,  H01L27/11573 ,  H01L29/0649 ,  H01L29/0847

摘要： 牺牲材料层和绝缘层的交替堆叠形成在基底上。可以采用开口的子集来执行利用导电层替换牺牲材料层。采用开口的主要子集来在其中形成存储器堆叠结构。开口的次要子集被采用作为接入开口，用于引入蚀刻剂去除牺牲材料层以形成横向凹陷并提供用于在横向凹陷中沉积导电层的反应物。通过将接入开口分布在整个开口上并消除使用背侧沟槽来替换牺牲材料层的需要，背侧沟槽的尺寸和横向范围可以减小到足以仅容纳背侧接触通孔结构的水平。

公开(公告)号：CN104795398B

公开(公告)日：2018-06-05

申请号：CN201410426979.9

申请日：2014-08-27

申请人： 旺宏电子股份有限公司

发明人： 陈士弘

IPC分类号： H01L27/11582 ,  H01L21/3213 ,  H01L27/11519 ,  H01L27/11548 ,  H01L27/11556 ,  H01L27/11575 ,  H01L21/308 ,  H01L21/306 ,  H01L21/311 ,  H01L27/11565

CPC分类号： H01L21/308 ,  G11C7/00 ,  H01L21/30604 ,  H01L21/31111 ,  H01L21/32133 ,  H01L27/11519 ,  H01L27/11548 ,  H01L27/11556 ,  H01L27/11565 ,  H01L27/11575 ,  H01L27/11582 ,  H01L2924/0002 ,  H01L2924/00

摘要： 本发明公开了一种存储器装置及其制造方法，该存储器装置包括：有源层带及绝缘层带交错的多个叠层，绝缘层带具有等效氧化层厚度，使这些叠层通过交错的有源层带及绝缘层带具有非简单空间周期；多个导线，正交排列于这些叠层上且具有与这些叠层共形的表面，这些导线在这些导线及有源层带的侧表面交界处定义接口区间的一多层阵列；以及存储元件，位于接口区间中，接口区间建立可通过有源层带及这些导线存取的存储单元的三维阵列。

公开(公告)号：CN105097820B

公开(公告)日：2018-05-25

申请号：CN201510249902.3

申请日：2015-05-15

申请人： 台湾积体电路制造股份有限公司

发明人： 让-皮埃尔·科林格 ,  郭大鹏 ,  卡洛斯·H.·迪亚兹

IPC分类号： H01L27/11582 ,  H01L27/11519 ,  H01L27/11556 ,  H01L27/11521 ,  H01L27/11565 ,  H01L29/792 ,  H01L29/788

CPC分类号： H01L29/7889 ,  B82Y10/00 ,  H01L21/28273 ,  H01L21/28282 ,  H01L27/11519 ,  H01L27/11521 ,  H01L27/11556 ,  H01L27/11565 ,  H01L27/11582 ,  H01L29/0676 ,  H01L29/401 ,  H01L29/42324 ,  H01L29/42376 ,  H01L29/66439 ,  H01L29/66666 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/775 ,  H01L29/7883 ,  H01L29/7926

摘要： 本发明提供了存储器件及其制造方法。器件包括衬底上方的纳米线，其中纳米线包括：第一漏极/源极区，位于衬底上方；沟道区，位于第一漏极/源极区上方；第二漏极/源极区，位于沟道区上方；高k介电层和控制栅极层，围绕沟道区的下部；以及隧穿层和环形浮置栅极层，围绕沟道区的上部。

公开(公告)号：CN107994020A

公开(公告)日：2018-05-04

申请号：CN201711191674.4

申请日：2017-11-24

申请人： 长江存储科技有限责任公司

发明人： 张若芳 ,  刘藩东 ,  何佳 ,  魏毅 ,  朱喜峰 ,  王鹏 ,  夏志良 ,  霍宗亮

IPC分类号： H01L27/11519 ,  H01L27/11551 ,  H01L27/11565 ,  H01L27/11578

CPC分类号： H01L27/11519 ,  H01L27/11551 ,  H01L27/11565 ,  H01L27/11578

摘要： 本发明公开了一种三维存储器形成方法，属于半导体技术领域。所述方法包括：提供衬底，在衬底上形成叠层结构和切割线；在叠层结构和切割线上形成第一硬掩膜层；在第一硬掩膜层上形成光阻层；以光阻层为掩膜刻蚀第一硬掩膜层和叠层结构形成第一凹槽，刻蚀第一硬掩膜层和切割线形成第二凹槽；在第一凹槽和第二凹槽中沉积预设厚度的氧化物形成对应的顶层选择栅结构和后栅自对准结构；在后栅自对准结构上自对准形成第二硬掩膜层后，形成沟道孔。本发明中，将顶层选择栅结构和后栅自对准结构的制作同时进行，不仅简化了操作步骤、缩短了三维存储器的生产周期、节约了生产成本，而且降低了因光刻不妥而造成结构损坏的风险，并提高了光刻设备的利用率。

公开(公告)号：CN107750396A

公开(公告)日：2018-03-02

申请号：CN201580081243.5

申请日：2015-06-26

申请人： 英特尔公司

发明人： U.E.阿夫西 ,  D.H.莫里斯 ,  I.A.扬 ,  S.M.拉梅

IPC分类号： H01L27/11519 ,  H01L27/11521 ,  H01L27/11558 ,  H01L29/78 ,  H01L29/788

CPC分类号： H01L27/11521 ,  G11C16/0408 ,  G11C16/10 ,  G11C16/14 ,  G11C16/26 ,  H01L21/28079 ,  H01L21/28088 ,  H01L21/28273 ,  H01L21/76224 ,  H01L27/0207 ,  H01L27/11519 ,  H01L27/11526 ,  H01L27/11558 ,  H01L29/0649 ,  H01L29/4916 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/66795 ,  H01L29/66825 ,  H01L29/78 ,  H01L29/7851 ,  H01L29/788 ,  H01L29/7881

摘要： 本公开的实施例提供用于具有鳍间浮栅的半易失性嵌入式存储器的技术和配置。在一个实施例中，一种设备包括半导体衬底以及在半导体衬底上形成的浮栅存储器结构，其包含位单元，所述位单元具有：从衬底延伸的第一、第二和第三鳍结构；氧化物层，设置在第一与第二鳍结构之间和第二与第三鳍结构之间；第一晶体管的栅极，设置在氧化物层上，并且与第一鳍结构的顶部耦合并在其之上延伸；以及第二晶体管的浮栅，设置在第二与第三鳍结构之间的氧化物层上。可描述和/或要求保护其他实施例。