公开(公告)号：CN108028256A

公开(公告)日：2018-05-11

申请号：CN201680054941.0

申请日：2016-08-30

申请人： 桑迪士克科技有限责任公司

发明人： R.沙朗帕尼 ,  K.舒克拉 ,  R.S.马卡拉 ,  S.佩里 ,  李耀升

IPC分类号： H01L27/11573 ,  H01L27/11582 ,  H01L29/49 ,  H01L21/285 ,  H01L27/11534 ,  H01L27/11556 ,  H01L27/1157 ,  H01L21/443 ,  H01L21/441 ,  H01L27/11563 ,  H01L21/3065 ,  H01L21/311 ,  H01L21/768

CPC分类号： H01L21/443 ,  H01L21/28556 ,  H01L21/3065 ,  H01L21/311 ,  H01L21/441 ,  H01L21/76871 ,  H01L27/0688 ,  H01L27/1052 ,  H01L27/108 ,  H01L27/10844 ,  H01L27/11534 ,  H01L27/11556 ,  H01L27/11563 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11582 ,  H01L29/495 ,  H01L29/4975

摘要： 可以采用含硅成核层来提供自对齐模板，以用于在三维存储器器件的形成期间在背侧凹陷内选择性地沉积钨。含硅成核层可以保持为硅层、转换成硅化钨层、或用钨成核层来代替。在随后的钨沉积工艺中可以仅在含硅成核层或由其衍生出的层的表面上进行钨沉积。

公开(公告)号：CN103972177B

公开(公告)日：2018-03-30

申请号：CN201410035893.3

申请日：2014-01-24

申请人： 瑞萨电子株式会社

发明人： 佃荣次 ,  片山弘造 ,  园田贤一郎 ,  国清辰也

IPC分类号： H01L21/336 ,  H01L27/11573 ,  H01L27/11568 ,  H01L29/792 ,  H01L21/283 ,  H01L27/115 ,  H01L29/423 ,  H01L27/11563

CPC分类号： H01L29/66545 ,  H01L21/283 ,  H01L27/115 ,  H01L27/11563 ,  H01L27/11568 ,  H01L27/11573 ,  H01L29/4234 ,  H01L29/66833 ,  H01L29/792

摘要： 本发明公开了一种半导体器件的制造方法，该半导体器件具有较高可靠性的存储单元。在使存储单元形成区中的第一及第二堆叠结构PE1，PE2形成为比晶体管形成区的第三堆叠结构PE3高之后，再以覆盖第一至第三堆叠结构的方式形成层间绝缘膜，并对其进行抛光。

公开(公告)号：CN104956476B

公开(公告)日：2017-11-14

申请号：CN201480006016.1

申请日：2014-11-04

申请人： 马特森技术有限公司

发明人： 刁丽 ,  海奥·攀武 ,  维贾伊·马修·瓦尼亚普拉

IPC分类号： H01L21/8247 ,  H01L21/205

CPC分类号： H01L21/31122 ,  H01J37/321 ,  H01J37/32357 ,  H01J37/32422 ,  H01L21/31144 ,  H01L27/11563

摘要： 公开了一种用于从半导体衬底去除经掺杂的无定形碳掩模的方法。该方法包括生成待在处理衬底中使用的等离子体，其中等离子体包括含氧气体、含卤素气体和含氢气体；以及通过将衬底暴露于等离子体来对衬底进行处理。经掺杂的无定形碳掩模可以为掺杂硼的无定形碳掩模或掺杂氮的无定形碳掩模。该方法能够产生在约1000埃/分钟至约12000埃/分钟范围内的掩模去除速率。此外，在等离子体处理之前、在等离子处理之后或者在等离子体处理之前并且在等离子处理之后，可以将气体施加至衬底以减少在衬底膜中发现的缺陷或针孔的数量。

公开(公告)号：CN107123651A

公开(公告)日：2017-09-01

申请号：CN201710104009.0

申请日：2017-02-24

申请人： 台湾积体电路制造股份有限公司

发明人： 刘键炫 ,  庄强名 ,  李智銘 ,  庄坤苍 ,  廖宏哲 ,  盘家铭 ,  陈信吉

IPC分类号： H01L27/11563 ,  H01L27/11578 ,  H01L27/11517 ,  H01L27/11551 ,  H01L27/115

CPC分类号： H01L27/11521 ,  H01L21/28273 ,  H01L21/32135 ,  H01L27/11519 ,  H01L27/11531 ,  H01L29/42328 ,  H01L29/66825 ,  H01L29/7883 ,  H01L27/11563 ,  H01L27/115 ,  H01L27/11517 ,  H01L27/11551 ,  H01L27/11578

摘要： 本发明的实施例提供了一种制造非易失性存储器的方法。提供包括第一区域和位于第一区域的外围处的第二区域的衬底。在衬底的第一区域上形成多个堆叠结构。在衬底的第二区域上形成壁结构。在衬底上方形成导电层。在导电层上方形成底部抗反射涂层。回蚀刻底部抗反射涂层和导电层。图案化导电层。本发明的实施例还提供了一种非易失性存储器。

公开(公告)号：CN106935589A

公开(公告)日：2017-07-07

申请号：CN201610754558.8

申请日：2016-08-29

申请人： 台湾积体电路制造股份有限公司

发明人： 吴伟成 ,  陈奕静

IPC分类号： H01L27/11563 ,  H01L27/11573

CPC分类号： H01L27/1157 ,  H01L21/28282 ,  H01L21/32115 ,  H01L21/32133 ,  H01L27/11573 ,  H01L29/4234 ,  H01L29/4916 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66545 ,  H01L29/7833 ,  H03K19/08 ,  H01L27/11563

摘要： 本发明提供了一些使用高介电层金属栅极(HKMG)技术的具有嵌入式金属‑氧化物‑氮化物‑氧化物‑硅(MONOS)存储单元的集成电路(IC)。逻辑器件布置在半导体衬底上，并且包括逻辑栅极。存储单元布置在半导体衬底上，并且包括彼此横向邻近的控制晶体管和选择晶体管。控制晶体管和选择晶体管分别包括控制栅极和选择栅极，以及控制晶体管还包括位于控制栅极下方的电荷捕获层。逻辑栅极以及控制栅极和选择栅极的一个或两个是金属，以及布置在相应的高介电层中。本发明也提供了制造高介电层IC的高介电层后制方法。本发明实施例涉及一种集成电路以及用于制造集成电路的方法。

公开(公告)号：CN103715199B

公开(公告)日：2017-01-18

申请号：CN201310456100.0

申请日：2013-09-29

申请人： 国际商业机器公司

发明人： 程慷果 ,  R·H·德纳尔德 ,  H·杰加纳森 ,  A·卡基菲鲁兹 ,  T·H·宁 ,  G·G·沙希迪

IPC分类号： H01L27/115 ,  H01L21/8247 ,  H01L29/06 ,  H01L21/316

CPC分类号： H01L21/76251 ,  B82Y10/00 ,  H01L21/76283 ,  H01L21/84 ,  H01L27/115 ,  H01L27/11536 ,  H01L27/11543 ,  H01L27/11563 ,  H01L27/1203 ,  H01L29/66825 ,  H01L29/7881

摘要： 本发明涉及采用半导体纳米颗粒的非易失性存储器件。在衬底的第一绝缘体层的顶面上沉积半导体纳米颗粒。在所述半导体纳米颗粒和所述第一绝缘体层之上沉积第二绝缘体层。然后将半导体层接合到所述第二绝缘体层以提供包括掩埋绝缘体层的绝缘体上半导体衬底，所述掩埋绝缘体层包括所述第一和第二绝缘体层以及嵌入其中的半导体纳米颗粒。在所述掩埋绝缘体层下方形成背栅电极，并且形成浅沟槽隔离结构以隔离所述背栅电极。采用相同的处理步骤在存储器件区域和逻辑器件区域中形成场效应晶体管。嵌入的纳米颗粒可用作非易失性存储器件的电荷存储器元件，其中在写入和擦除期间载流子隧穿通过所述第二绝缘体层而进入或离开所述半导体纳米颗粒。

公开(公告)号：CN105938838A

公开(公告)日：2016-09-14

申请号：CN201610096881.0

申请日：2016-02-23

申请人： 瑞萨电子株式会社

发明人： 阿部智 ,  茶木原启 ,  梅田恭子 ,  川岛祥之 ,  齐藤健太郎

IPC分类号： H01L27/115

CPC分类号： H01L28/60 ,  H01L27/0629 ,  H01L27/11573 ,  H01L27/11563

摘要： 本发明涉及半导体装置的制造方法。本发明还提供了一种包括非易失性存储器、新颖的堆叠的电容性元件的半导体装置。所述半导体装置包括堆叠的电容性元件，其包括由形成在半导体衬底中的n型阱区制成的第一电容电极，被形成以隔着第一电容绝缘膜覆盖所述第一电容电极的第二电容电极，被形成以隔着第二电容绝缘膜覆盖所述第二电容电极的第三电容电极，被形成以隔着第三电容绝缘膜覆盖所述第三电容电极的第四电容电极。第一电位被施加到第一和第三电容电极，并且与所述第一电位不同的第二电位被施加到第二和第四电容电极。

公开(公告)号：CN104716100A

公开(公告)日：2015-06-17

申请号：CN201410076723.X

申请日：2014-03-04

申请人： 旺宏电子股份有限公司

发明人： 卢棨彬

IPC分类号： H01L21/8247 ,  H01L27/115

CPC分类号： H01L29/66833 ,  H01L21/28282 ,  H01L29/4234 ,  H01L29/512 ,  H01L29/513 ,  H01L29/792 ,  H01L27/115 ,  H01L27/11563

摘要： 本发明公开了一种存储器装置及其中电荷捕捉结构的形成方法，此方法包括下述步骤：形成一栅极氧化物与栅极电极于一半导体基板上；在栅极氧化层上执行底切刻蚀；在一含氮环境中进行回火；在栅极氧化层的两侧建立数个漏斗状开口部；在基板表面上共形地形成电荷捕捉结构。

公开(公告)号：CN104037207A

公开(公告)日：2014-09-10

申请号：CN201310073110.6

申请日：2013-03-07

申请人： 旺宏电子股份有限公司

发明人： 颜士贵

IPC分类号： H01L29/423 ,  H01L29/788 ,  H01L29/792 ,  H01L27/115 ,  H01L21/8247 ,  H01L21/336

CPC分类号： H01L29/423 ,  H01L27/11563 ,  H01L29/792

摘要： 本发明是有关于一种记忆元件及其制造方法。该记忆元件包括第一介电层、T型栅极、二电荷储存层以及二第二介电层。其中第一介电层配置于衬底上。T型栅极配置于第一介电层上且具有上部栅极及下部栅极，二空隙分别存在于下部栅极的两侧以及上部栅极与衬底之间。电荷储存层分别嵌入空隙中。第二介电层配置于电荷储存层与上部栅极之间、电荷储存层与下部栅极之间以及电荷储存层与衬底之间。本发明还提供了一种记忆元件的制造方法。借此，本发明通过T型栅极的下部栅极将两个电荷储存区域隔开，可以提供定位的电荷储存区域，以使电荷可以完全定位化储存，减少第二位元效应，并降低编程干扰。

公开(公告)号：CN103633030A

公开(公告)日：2014-03-12

申请号：CN201210300840.0

申请日：2012-08-22

申请人： 上海华虹宏力半导体制造有限公司

发明人： 刘继全 ,  孙勤

IPC分类号： H01L21/8247 ,  H01L21/314

CPC分类号： H01L27/11563 ,  H01L21/0214 ,  H01L21/02238

摘要： 本发明公开了一种改善SONOS闪存器件可靠性的面内均一性的方法，包括步骤：1）在硅衬底上，制备隧穿氧化层；2）在隧穿氧化层上，制备氮化硅层；3）利用RadOx氧化工艺，对氮化硅层进行ISSG氧化，形成氮氧化硅阻挡层；4）在氮氧化硅阻挡层上，制备氮化硅陷阱层；5）利用RadOx氧化工艺，对氮化硅陷阱层进行部分氧化，形成顶层高含氧氮氧化硅阻挡层。本发明可使得最终的SONOS闪存器件产品可靠性的面内均一性得到很大程度的提高；同时，对于日常工艺的控制也更直观，更为方便。