公开(公告)号：CN105702631B

公开(公告)日：2019-05-28

申请号：CN201610231158.9

申请日：2010-12-02

申请人： 株式会社半导体能源研究所

发明人： 山崎舜平 ,  小山润 ,  加藤清

IPC分类号： H01L21/8242 ,  H01L27/108 ,  H01L27/115 ,  H01L29/786 ,  H01L29/788 ,  H01L29/792 ,  G11C11/402 ,  G11C11/405

CPC分类号： H01L27/105 ,  G11C16/0425 ,  G11C16/0433 ,  H01L21/84 ,  H01L27/108 ,  H01L27/11517 ,  H01L27/1156 ,  H01L27/1214 ,  H01L27/1225 ,  H01L27/13

摘要： 本发明的半导体器件，包括源极线、位线、第一信号线、第二信号线、字线、并联连接在该源极线和位线之间的存储单元、电连接至该源极线和位线的第一驱动器电路、电连接至第一信号线的第二驱动器电路、电连接至第二信号线的第三驱动器电路、电连接至第二信号线的第三驱动器电路、以及电连接至字线的第四驱动器电路。该存储单元包括包含第一栅电极、第一源电极、以及第一漏电极的第一晶体管，包含第二栅电极、第二源电极、以及第二漏电极的第二晶体管、以及电容器。第二晶体管包括氧化物半导体材料。

公开(公告)号：CN104681079B

公开(公告)日：2018-02-02

申请号：CN201510081061.X

申请日：2010-10-20

申请人： 株式会社半导体能源研究所

发明人： 山崎舜平 ,  小山润 ,  加藤清

IPC分类号： G11C11/405 ,  G11C11/56 ,  H01L21/822 ,  H01L27/06 ,  H01L27/105 ,  H01L27/11551 ,  H01L27/1156 ,  H01L27/12

CPC分类号： H01L27/1052 ,  G11C5/06 ,  G11C7/12 ,  G11C11/404 ,  G11C11/405 ,  G11C11/565 ,  G11C16/0408 ,  G11C16/10 ,  G11C2211/4016 ,  H01L21/02554 ,  H01L21/02565 ,  H01L21/8221 ,  H01L27/0688 ,  H01L27/105 ,  H01L27/108 ,  H01L27/11521 ,  H01L27/11551 ,  H01L27/1156 ,  H01L27/1203 ,  H01L27/1207 ,  H01L27/1225 ,  H01L29/263 ,  H01L29/7869

摘要： 本发明涉及半导体装置及用于驱动半导体装置的方法。所公开的是用作多值化存储器设备的半导体器件，包括：串联连接的存储单元；选择存储单元并驱动第二信号线和字线的驱动器电路；选择写入电位中的任意并将其输出至第一信号线的驱动器电路；比较位线的电位和参考电位的读取电路；以及产生写入电位和参考电位的电位产生电路。一个存储单元包括：连接至位线和源线的第一晶体管；连接至第一和第二信号线的第二晶体管；以及连接至字线、位线、以及源线的第三晶体管。第二晶体管包括氧化物半导体层。第一晶体管的栅电极连接至第二晶体管的源和漏电极中的一个。

公开(公告)号：CN107646137A

公开(公告)日：2018-01-30

申请号：CN201580080286.1

申请日：2015-06-23

申请人： 英特尔公司

发明人： E·V·(I)·卡尔波夫 ,  J·T·卡瓦列罗斯 ,  R·S·周 ,  N·慕克吉 ,  R·里奥斯 ,  P·马吉 ,  V·H·勒 ,  R·皮拉里塞泰 ,  U·沙阿 ,  G·杜威 ,  M·拉多萨夫列维奇

IPC分类号： H01L21/28 ,  H01L27/24 ,  H01L45/00

CPC分类号： H01L27/108 ,  G11C13/0007 ,  H01L27/11551 ,  H01L27/1156 ,  H01L27/2436 ,  H01L27/2472 ,  H01L29/7869 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/145 ,  H01L45/16 ,  H01L45/1625 ,  H01L45/1633

摘要： 薄膜晶体管沉积在衬底之上的金属层的一部分之上。存储器元件被耦合到薄膜晶体管以提供第一存储器单元。第二存储器单元在第一存储器之上。逻辑块被耦合到至少第一存储器单元。

公开(公告)号：CN107207252A

公开(公告)日：2017-09-26

申请号：CN201680008182.4

申请日：2016-01-27

申请人： 株式会社半导体能源研究所

发明人： 山崎舜平

IPC分类号： C01B13/14 ,  C01G15/00 ,  C04B35/00 ,  C23C14/08 ,  C23C14/34 ,  H01L21/336 ,  H01L21/363 ,  H01L21/8234 ,  H01L21/8238 ,  H01L21/8242 ,  H01L27/088 ,  H01L27/092 ,  H01L27/108 ,  H01L27/146 ,  H01L29/786

CPC分类号： H01L21/02631 ,  C23C14/08 ,  C23C14/086 ,  C23C14/3414 ,  C23C14/3457 ,  H01L21/02428 ,  H01L21/02554 ,  H01L21/02565 ,  H01L21/02595 ,  H01L21/02609 ,  H01L21/67207 ,  H01L21/8258 ,  H01L27/0688 ,  H01L27/092 ,  H01L27/1052 ,  H01L27/10805 ,  H01L27/1156 ,  H01L27/1225 ,  H01L27/14612 ,  H01L29/045 ,  H01L29/24 ,  H01L29/66969 ,  H01L29/7869 ,  H01L29/78696

摘要： 提供一种具有新颖的结晶结构的氧化物。或者，提供一种结晶性高的氧化物。或者，提供一种杂质浓度低的氧化物。一种在单晶的情况下具有六角形的原子排列的氧化物，该氧化物具有铟、元素M(铝、镓、钇或锡)及锌的同系结构以及通过对氧化物的顶面的透射电子显微镜图像中的第一区域进行分析而观察到的晶格点群，其中，在通过对晶格点群进行沃罗诺伊分析而得到的具有多个沃罗诺伊区域的沃罗诺伊图中，在所有沃罗诺伊区域中六角形的沃罗诺伊区域所占的比率为78％以上且100％以下。

公开(公告)号：CN106298772A

公开(公告)日：2017-01-04

申请号：CN201610804204.X

申请日：2013-04-15

申请人： 株式会社半导体能源研究所

发明人： 黑川义元

IPC分类号： H01L27/06 ,  H01L27/115 ,  H01L27/118 ,  H03K19/00 ,  H03K19/094 ,  H03K19/177 ,  H01L27/12

CPC分类号： H03K19/0013 ,  H01L27/0688 ,  H01L27/1156 ,  H01L27/11803 ,  H01L27/1225 ,  H03K19/094 ,  H03K19/17744

摘要： 一种能够以高速经受动态配置的可编程逻辑器件（PLD）。该PLD包括多个可编程逻辑元件PLE）及选择PLE间的电连接的开关。开关具有多个组，每个组包括第一及第二晶体管。每个组中的第二晶体管彼此电并联连接。在每个组中，第二晶体管的源极与漏极之间的电传导取决于保持在第二晶体管的栅极与第一晶体管的漏极之间的配置数据，通过选择一个组可以选择可编程逻辑元件之间的电连接及不连接。

公开(公告)号：CN104205228B

公开(公告)日：2016-09-07

申请号：CN201380017338.1

申请日：2013-02-14

申请人： 夏普株式会社

发明人： 山内祥光

IPC分类号： G11C11/405 ,  H01L21/8242 ,  H01L27/108 ,  H01L29/786

CPC分类号： H01L27/11526 ,  G11C11/403 ,  G11C11/4074 ,  G11C16/0408 ,  G11C16/0433 ,  G11C16/10 ,  H01L27/115 ,  H01L27/1156 ,  H01L27/1225 ,  H01L29/7869

摘要： 提供包括不受阈值电压的偏差的影响且实现了高性能化的氧化物半导体绝缘栅型FET的半导体存储装置。在存储单元(MC)中，第1晶体管元件(T1)的栅极、第2晶体管元件(T2)的源极以及电容元件(Cm)的一端相互连接而形成存储节点(Nm)，第1晶体管元件(T1)的漏极和第2晶体管元件(T2)的漏极相互连接而形成控制节点(Nc)，在排列于同一列的各存储单元(MC)中，控制节点(Nc)与在列方向延伸的共用的第1控制线(CL)连接，第1晶体管元件(T1)的源极与在列方向延伸的共用的数据信号线(DL)连接，第2晶体管元件的栅极与单个第1选择线(WL)连接，电容元件(Cm)的另一端与单个第2选择线(GL)连接，按每个第1控制线(CL)具备一端与第1控制线(CL)连接、另一端与电压供应线(VL)连接的开关元件(SE)。

公开(公告)号：CN105914209A

公开(公告)日：2016-08-31

申请号：CN201610081971.2

申请日：2010-10-07

申请人： 株式会社半导体能源研究所

发明人： 山崎舜平

IPC分类号： H01L27/105 ,  H01L27/115 ,  H01L27/12 ,  H01L21/8258 ,  G11C11/405 ,  G11C16/04

CPC分类号： H01L27/105 ,  G11C11/405 ,  G11C16/0433 ,  H01L21/02664 ,  H01L21/46 ,  H01L21/8258 ,  H01L27/0207 ,  H01L27/11519 ,  H01L27/11521 ,  H01L27/11524 ,  H01L27/11551 ,  H01L27/1156 ,  H01L27/1225 ,  H01L28/60 ,  H01L29/06 ,  H01L29/7833 ,  H01L29/7869 ,  H01L29/78693

摘要： 揭示了一种能够用作存储器件的半导体器件。存储器件包括多个存储单元，并且各个存储单元包含第一晶体管和第二晶体管。第一晶体管设置在包含半导体材料的衬底上并具有在衬底中的沟道形成区。第二晶体管具有氧化物半导体层。第一晶体管的栅电极与第二晶体管的源电极和漏电极中的一个彼此电连接。第二晶体管的极低的截止电流允许存储在存储单元中的数据即使在不供电的情况下也能保持相当长的时间。

公开(公告)号：CN105514111A

公开(公告)日：2016-04-20

申请号：CN201510620869.0

申请日：2015-09-25

申请人： 力旺电子股份有限公司

发明人： 徐德训

IPC分类号： H01L27/115

CPC分类号： G11C17/18 ,  G11C16/0408 ,  G11C16/0433 ,  G11C16/08 ,  G11C16/10 ,  G11C16/14 ,  G11C17/16 ,  G11C29/785 ,  H01L23/5252 ,  H01L23/5256 ,  H01L27/10897 ,  H01L27/1116 ,  H01L27/11206 ,  H01L27/11524 ,  H01L27/1156 ,  H01L29/0649 ,  H01L29/1033 ,  H01L29/78 ,  H01L29/8611 ,  H01L29/868 ,  H01L2924/0002 ,  H01L2924/00

摘要： 本发明公开一种非挥发性存储器，包括基底、浮置栅极晶体管、选择晶体管与应力释放晶体管。浮置栅极晶体管、选择晶体管与应力释放晶体管设置于基底上且彼此串接。应力释放晶体管位于浮置栅极晶体管与选择晶体管之间。所述非挥发性存储器可有效地降低选择晶体管所承受到的应力。

公开(公告)号：CN102403021B

公开(公告)日：2015-10-21

申请号：CN201110278058.9

申请日：2011-09-08

申请人： 株式会社半导体能源研究所

发明人： 大贯达也

IPC分类号： G11C7/12

CPC分类号： G11C11/5628 ,  G11C11/403 ,  G11C11/5642 ,  G11C16/0433 ,  G11C16/0483 ,  H01L27/11517 ,  H01L27/1156 ,  H01L27/1207 ,  H01L27/1225

摘要： 本发明名称为半导体装置的驱动方法。本发明的一个方式的目的之一在于提供一种高速进行可靠性高的写入工作的半导体装置的驱动方法。在进行多值写入的半导体装置的驱动方法中，以沿着位线的方式配置控制进行写入的写入晶体管的导通截止的信号线，当写入时也利用当读出工作时对电容元件施加的电压，以对使用包括氧化物半导体层的晶体管的存储单元进行多值写入。通过在进行写入的同时检测出位线的电位，可以确认对应于写入数据的电位是否正常地施加到浮动栅极，而不进行写入校验工作。

公开(公告)号：CN104934427A

公开(公告)日：2015-09-23

申请号：CN201410101129.1

申请日：2014-03-19

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 马慧琳 ,  张力群 ,  何学缅

IPC分类号： H01L27/115 ,  H01L21/8247

CPC分类号： H01L27/11521 ,  H01L21/28273 ,  H01L27/11548 ,  H01L27/1156 ,  H01L29/42328

摘要： 本发明实施例公开了一种闪存单元及其制造方法。其中，方法包括：刻蚀去除半导体衬底单元上的部分控制栅偏移氧化层；刻蚀去除擦除栅区域底部和字线区域底部的部分浮栅多晶硅，形成作为双台阶中上层台阶的浮栅尖端；分别在剩余的控制栅偏移氧化层上和字线区域的控制栅侧壁层上沉积一层薄氧化层；在擦除栅区域覆盖存储单元VT掩模，刻蚀去除字线区域侧的薄氧化层；去除存储单元VT掩模，并刻蚀去除擦除栅区域底部和字线区域底部剩余的浮栅多晶硅，形成浮栅，该浮栅具有双台阶的浮栅尖端；在擦除栅区域底部和擦除栅隧穿氧化层上形成擦除栅，在字线区域形成字线。本发明实施例可以有效提高分裂栅闪存单元的擦除效率。