非易失性触发电路及其驱动方法

    公开(公告)号:CN100376080C

    公开(公告)日:2008-03-19

    申请号:CN200480019014.2

    申请日:2004-11-30

    CPC classification number: H03K3/356008 G11C11/22

    Abstract: 本发明提供非易失性触发电路的驱动方法,该非易失性触发电路具备:第一时钟反相器(604)、第二时钟反相器(603)及第三开关元件(602)处于开的状态,并且,第一开关元件(605)、第二开关元件(607)及第三时钟反相器(608)处于关的状态,通过输入数据信号(D),利用铁电体栅极晶体管(601)具有的铁电体的极化,保持输入的数据信号(D)的数据保持步骤;第一时钟反相器(604)、第二时钟反相器(603)及第三开关元件(602)处于关的状态,并且,通过使第一开关元件(605)、第二开关元件(607)及第三时钟反相器(608)处于开的状态地切换,切断数据信号(D)的输入的同时维持铁电体栅极晶体管(601)具有的铁电体的极化状态,输出基于保持的数据信号(D)的输出信号Q(-Q)的数据输出步骤。

    改善电极界面的有机FET及其制造方法

    公开(公告)号:CN101331611A

    公开(公告)日:2008-12-24

    申请号:CN200780000712.1

    申请日:2007-05-09

    Inventor: 丰田健治

    CPC classification number: H01L51/105 H01L51/0545 H01L51/0558

    Abstract: 本发明提供一种有机FET,其在基板上叠层有栅极绝缘膜,在上述栅极绝缘膜上,由金属构成的源电极和由金属构成的漏电极在水平方向上相对配置,具有覆盖上述栅极绝缘膜、上述源电极和上述漏电极的有机半导体层,其特征在于:由碳原子数为4以上的烷基硫醇分子构成的第一有机分子层分别形成在上述源电极的上面和上述半导体层之间,以及上述漏电极的上面和上述半导体之间;由对甲基苯硫酚分子或苯硫酚分子构成的第二有机分子层分别形成在上述源电极的相对的侧面和上述半导体层之间,以及上述漏电极的相对的侧面和上述半导体层之间。

    铁电门器件
    3.
    发明公开

    公开(公告)号:CN101101789A

    公开(公告)日:2008-01-09

    申请号:CN200710139132.2

    申请日:2003-07-15

    CPC classification number: G11C11/22

    Abstract: 铁电元件,具有:铁电电容器、与所述铁电电容器串联连接的开关元件、输入端子和接地端子,开关元件由N型场效应型晶体管、和P型场效应晶体管构成,N型和P型场效应晶体管的源极均与输入端子连接,N型和P型场效应晶体管的漏极均与铁电电容器的一端连接,N型和P型场效应晶体管的栅极、以及铁电电容器的另一端与接地端子连接,在输入端子上施加电压时,如果在铁电电容器上施加铁电电容器具有的铁电体的矫顽电压以上的电压时,则开关元件作为电阻工作,在输入端子上施加电压时,如果在铁电电容器上施加比矫顽电压小的电压时,开关元件作为电容器工作。

    非易失性闩锁电路及其驱动方法

    公开(公告)号:CN1742431A

    公开(公告)日:2006-03-01

    申请号:CN200380107784.8

    申请日:2003-12-12

    CPC classification number: G11C11/22 H03K17/693

    Abstract: 本发明的非易失性闩锁电路(10)具有:具有第一电极(1a)、第二电极(1b)、和介于这些电极间的强电介质膜(1c)的强电介质电容器(1);与第一电极(1a)连接的复位端子(Tre);与强电介质电容器(1)的第二电极(1b)连接的CMOS反相器元件(2);将电压施加在第二电极(1b)的电压切换用端子(Tpl);连接于第二电极(1b)和第二输入端子(Tpl)间,切换施加在第二电极(1b)的电压的开关元件(5)、和将切换接通和断开用的电压施加在开关元件(5)的设定端子(Tse)。强电介质膜(1c)上残留的极化在第二电极(1b)产生的电压比CMOS反相器元件(2)的NMISFET(4)的门限值电压(Vtn)高。

    电位发生电路、电位发生装置和用它的半导体装置和其驱动方法

    公开(公告)号:CN100345075C

    公开(公告)日:2007-10-24

    申请号:CN02814561.5

    申请日:2002-12-19

    CPC classification number: H02M3/07 H02M3/073

    Abstract: 本发明提供一种电位发生电路,具备电容器(4);串联连接于电容器(4)上的强电介质电容器(6);输出端子(11);将输出端子(11)接地的电容(10);将两个电容器(4、6)的连接节点(5)与输出端子(11)连接的开关(9);及将连接节点(5)接地的开关(1),在第一期间中,在开关(1)及开关(9)变为截止状态的状态下,向端子(3)提供正电位,同时,将端子(7)接地,在所述第一期间之后的第二期间,将端子(3)接地,且开关(9)变为导通状态,在所述第二期间之后的第三期间,开关(9)变为截止状态,开关(1)变为导通状态,且向端子(7)提供正电位,在所述第三期间之后的第四期间,将端子(7)接地,重复所述第一期间到所述第四期间。

    非易失性闩锁电路及其驱动方法

    公开(公告)号:CN1322672C

    公开(公告)日:2007-06-20

    申请号:CN200380107784.8

    申请日:2003-12-12

    CPC classification number: G11C11/22 H03K17/693

    Abstract: 本发明的非易失性闩锁电路(10)具有:具有第一电极(1a)、第二电极(1b)、和介于这些电极间的强电介质膜(1c)的强电介质电容器(1);与第一电极(1a)连接的复位端子(Tre);与强电介质电容器(1)的第二电极(1b)连接的CMOS反相器元件(2);将电压施加在第二电极(1b)的电压切换用端子(Tp1);连接于第二电极(1b)和第二输入端子(Tp1)间,切换施加在第二电极(1b)的电压的开关元件(5)、和将切换接通和断开用的电压施加在开关元件(5)的设定端子(Tse)。强电介质膜(1c)上残留的极化在第二电极(1b)产生的电压比CMOS反相器元件(2)的NMISFET(4)的门限值电压(Vtn)高。

    非易失性存储电路及其驱动方法和使用该存储电路的半导体装置

    公开(公告)号:CN1659660A

    公开(公告)日:2005-08-24

    申请号:CN03812834.9

    申请日:2003-06-02

    Abstract: 本发明涉及一种非易失性存储电路,其特征在于,具有:各自的栅极和漏极连接而构成第一逆变器的第一和第二晶体管(101、102);各自的栅极和漏极相互连接而构成第二逆变器的第三和第四晶体管(103、104);字码线(107)连接栅极、且连接在第一比特线(108)和第二逆变器的输入端子之间的第五晶体管(105);字码线(107)连接栅极、且连接在第二比特线(109)和第一逆变器的输入端子之间的第六晶体管(106);和分别和第一及第二逆变器串联连接的第一及第二电阻元件(114、115),第一逆变器的输入和输出端子分别和第二逆变器的输入和输出端子连接,与接地线(111)连接的第一及第二电阻元件(114、115)的电阻值可电气变化。

    电位发生电路、电位发生装置和用它的半导体装置和其驱动方法

    公开(公告)号:CN1533525A

    公开(公告)日:2004-09-29

    申请号:CN02814561.5

    申请日:2002-12-19

    CPC classification number: H02M3/07 H02M3/073

    Abstract: 本发明提供一种电位发生电路,具备电容器(4);串联连接于电容器(4)上的强电介质电容器(6);输出端子(11);将输出端子(11)接地的电容(10);将两个电容器(4、6)的连接节点(5)与输出端子(11)连接的开关(9);及将连接节点(5)接地的开关(1),在第一期间中,在开关(1)及开关(9)变为截止状态的状态下,向端子(3)提供正电位,同时,将端子(7)接地,在所述第一期间之后的第二期间,将端子(3)接地,且开关(9)变为导通状态,在所述第二期间之后的第三期间,开关(9)变为截止状态,开关(1)变为导通状态,且向端子(7)提供正电位,在所述第三期间之后的第四期间,将端子(7)接地,重复所述第一期间到所述第四期间。

    半导体装置
    9.
    发明公开

    公开(公告)号:CN1389922A

    公开(公告)日:2003-01-08

    申请号:CN02121828.5

    申请日:2002-06-06

    CPC classification number: G11C27/005 G11C11/54 H01L2924/0002 H01L2924/00

    Abstract: 提供作为神经元元件、电位发生装置、逻辑变换电路而发挥作用的半导体装置。在电位发生装置中,N型MIS晶体管(54)的源极和P型MIS晶体管(56)的源极彼此相连,并且,与输出端子(55)连接。N型MIS晶体管(54)的漏极和提供电源电压VDD的电源电压提供部(53)相连,P型MIS晶体管(56)的漏极和提供接地电压VSS的接地(57)相连。并且,N型MIS晶体管(54)的衬底电位是接地电压VSS,P型MIS晶体管(56)的衬底电位是电源电压VDD。这样,构成了从源极取出输出的源极跟随器电路。利用该电位发生装置,能得到稳定地进行NOR动作和NAND动作的切换的逻辑变换电路。

Patent Agency Ranking