非易失性触发电路及其驱动方法

    公开(公告)号:CN1816968A

    公开(公告)日:2006-08-09

    申请号:CN200480019014.2

    申请日:2004-11-30

    CPC classification number: H03K3/356008 G11C11/22

    Abstract: 本发明提供非易失性触发电路的驱动方法,该非易失性触发电路具备:第一时钟反相器(604)、第二时钟反相器(603)及第三开关元件(602)处于开的状态,并且,第一开关元件(605)、第二开关元件(607)及第三时钟反相器(608)处于关的状态,通过输入数据信号(D),利用铁电体栅极晶体管(601)具有的铁电体的极化,保持输入的数据信号(D)的数据保持步骤;第一时钟反相器(604)、第二时钟反相器(603)及第三开关元件(602)处于关的状态,并且,通过使第一开关元件(605)、第二开关元件(607)及第三时钟反相器(608)处于开的状态地切换,切断数据信号(D)的输入的同时维持铁电体栅极晶体管(601)具有的铁电体的极化状态,输出基于保持的数据信号(D)的输出信号Q(-Q)的数据输出步骤。

    非易失性触发电路及其驱动方法

    公开(公告)号:CN100376080C

    公开(公告)日:2008-03-19

    申请号:CN200480019014.2

    申请日:2004-11-30

    CPC classification number: H03K3/356008 G11C11/22

    Abstract: 本发明提供非易失性触发电路的驱动方法,该非易失性触发电路具备:第一时钟反相器(604)、第二时钟反相器(603)及第三开关元件(602)处于开的状态,并且,第一开关元件(605)、第二开关元件(607)及第三时钟反相器(608)处于关的状态,通过输入数据信号(D),利用铁电体栅极晶体管(601)具有的铁电体的极化,保持输入的数据信号(D)的数据保持步骤;第一时钟反相器(604)、第二时钟反相器(603)及第三开关元件(602)处于关的状态,并且,通过使第一开关元件(605)、第二开关元件(607)及第三时钟反相器(608)处于开的状态地切换,切断数据信号(D)的输入的同时维持铁电体栅极晶体管(601)具有的铁电体的极化状态,输出基于保持的数据信号(D)的输出信号Q(-Q)的数据输出步骤。

    半导体装置及其制造方法

    公开(公告)号:CN1306599C

    公开(公告)日:2007-03-21

    申请号:CN03807123.1

    申请日:2003-03-24

    CPC classification number: H01L21/28291 H01L21/28273 H01L29/78391

    Abstract: 本发明涉及一种半导体装置,其特征在于:具有半导体基板(11)、在该半导体基板(11)上通过夹持沟道区域(14)而形成的源极区域(12)和漏极区域(13)、在所述沟道区域(14)中通过门绝缘膜(151)而形成的浮栅电极(152)、在浮栅电极(152)上形成的铁电体膜(154)、及在铁电体膜(154)上形成的控制门电极(156)。在浮栅电极(152)和铁电体膜(154)之间、及铁电体膜(154)与控制门电极(156)之间的至少一方形成有中间绝缘膜(153、155),各中间绝缘膜(153、155)是由含有氮原子的铪氧化物所形成。

    半导体装置及其制造方法

    公开(公告)号:CN1643679A

    公开(公告)日:2005-07-20

    申请号:CN03807123.1

    申请日:2003-03-24

    CPC classification number: H01L21/28291 H01L21/28273 H01L29/78391

    Abstract: 本发明涉及一种半导体装置,其特征在于:具有半导体基板(11)、在该半导体基板(11)上通过夹持沟道区域(14)而形成的源极区域(12)和漏极区域(13)、在所述沟道区域(14)中通过门绝缘膜(151)而形成的浮栅电极(152)、在浮栅电极(152)上形成的铁电体膜(154)、及在铁电体膜(154)上形成的控制门电极(156)。在浮栅电极(152)和铁电体膜(154)之间、及铁电体膜(154)与控制门电极(156)之间的至少一方形成有中间绝缘膜(153、155),各中间绝缘膜(153、155)是由含有氮原子的铪氧化物所形成。

Patent Agency Ranking