利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

6 条记录 (耗时 0.022 秒)

    半导体器件及其制造方法
    2.
    发明授权
    半导体器件及其制造方法 有权 转让

    公开(公告)号：CN101546770B

    公开(公告)日：2011-01-12

    申请号：CN200910006800.3

    申请日：2009-02-27

    申请人： 株式会社东芝

    发明人： 斋藤真澄 ,  内田建

    IPC分类号： H01L27/088 ,  H01L29/10 ,  H01L21/8234

    摘要： 提供一种根据侧面取向和载流子极性优化应变方向的FinFET和纳米线晶体管以及用于实现该晶体管的引入SMT的制造方法。一种半导体器件包括：具有半导体衬底的pMISFET；形成在所述衬底的上部的长方体形状的半导体层，其具有平行于所述衬底主面的顶部表面和垂直于所述衬底主面的(100)面方向的侧面；形成在所述矩形半导体层中的沟道区；至少形成在矩形层的侧面上的栅绝缘膜；所述栅绝缘膜上的栅电极；以及形成在所述矩形半导体层中的源/漏区，将所述沟道区置于源/漏区之间。在所述衬底主面的垂直方向上，所述沟道区被施加有压应变。还公开了该器件的制造方法。

    半导体器件及其制造方法
    3.
    发明公开
    半导体器件及其制造方法 有权 转让

    公开(公告)号：CN101546770A

    公开(公告)日：2009-09-30

    申请号：CN200910006800.3

    申请日：2009-02-27

    申请人： 株式会社东芝

    发明人： 斋藤真澄 ,  内田建

    IPC分类号： H01L27/088 ,  H01L29/10 ,  H01L21/8234

    摘要： 提供一种根据侧面取向和载流子极性优化应变方向的FinFET和纳米线晶体管以及用于实现该晶体管的引入SMT的制造方法。一种半导体器件包括：具有半导体衬底的pMISFET；形成在所述衬底的上部的长方体形状的半导体层，其具有平行于所述衬底主面的顶部表面和垂直于所述衬底主面的(100)面方向的侧面；形成在所述矩形半导体层中的沟道区；至少形成在矩形层的侧面上的栅绝缘膜；所述栅绝缘膜上的栅电极；以及形成在所述矩形半导体层中的源/漏区，将所述沟道区置于源/漏区之间。在所述衬底主面的垂直方向上，所述沟道区被施加有压应变。还公开了该器件的制造方法。

    半导体装置
    4.
    发明公开
    半导体装置 无效

    公开(公告)号：CN101136439A

    公开(公告)日：2008-03-05

    申请号：CN200710148333.9

    申请日：2007-08-31

    申请人： 株式会社东芝

    发明人： 斋藤真澄 ,  内田建

    IPC分类号： H01L29/792 ,  H01L27/12

    CPC分类号： H01L29/4234 ,  H01L21/845 ,  H01L27/115 ,  H01L27/11568 ,  H01L27/1211 ,  H01L29/66795 ,  H01L29/66833 ,  H01L29/785 ,  H01L29/792

    摘要： 提供一种通过在抑制半导体存储元件的特性的元件间偏差的同时，完成大的阈值电压偏移、长的保持时间，可以实现低电压驱动化和大容量化(微细化)的半导体装置。该半导体装置具备包含以下部分的半导体存储元件：形成在半导体衬底上的沟道区域；形成在沟道区域表面上的隧道绝缘膜；形成在隧道绝缘膜表面上的电荷蓄积绝缘膜；形成在电荷蓄积绝缘膜表面上的控制绝缘膜；形成在控制绝缘膜表面上的控制电极；形成在沟道区域的两侧上的源区以及漏区。而后，与该半导体存储元件的沟道区域(105)的沟道长度垂直的剖面的宽度W以及高度H分别大于0nm并小于等于10nm。