公开(公告)号：CN102177578A

公开(公告)日：2011-09-07

申请号：CN200980139964.1

申请日：2009-10-05

Applicant: 株式会社爱发科

Inventor： 石田正彦 ,  森本直树 ,  曾我部浩二

IPC: H01L21/683 ,  H02N13/00

CPC classification number: H01L21/6831 ,  H01L21/67253

Abstract: 一种基板管理方法，目的在于切实把握静电卡盘上导致应处理基板的破损的基板状态。在将基板保持在静电卡盘上时，经交流电源输入流经卡板的电容的交流电流，检测此电流值；监测经气体导入设备的输入所述气体的流量，通过电流值及气体流量中至少一方的变化量来管理基板状态，以防基板破损，所述卡盘包括：卡盘主体1，其具有电极3a、3b；绝缘体卡板2，具有可与应处理基板的外周边缘部面接触的挡边部2a，以及在所述挡边部2a所围绕的内部空间2b中垂直设立的、具有指定间隔的多个支持部2c；导入设备，将指定的气体导入所述内部空间，所述静电卡盘用卡板保持基板，且向所述内部空间供给指定的气体形成气体气氛。

公开(公告)号：CN102265390B

公开(公告)日：2014-10-15

申请号：CN200980151941.2

申请日：2009-12-09

Applicant: 株式会社爱发科

Inventor： 难波隆宏 ,  森本直树 ,  曾我部浩二 ,  石田正彦

IPC: H01L21/683 ,  H02N13/00

CPC classification number: H01L21/6833 ,  H01L21/68757

Abstract: 提供一种静电卡盘用卡板的制造方法，具有从开始使用时使作为待处理基板的晶片W不易发生脱离不良的高生产效率。是覆盖具有电极(3a、3b)的卡盘主体(1)的表面的、用在静电卡盘(ES)上的由介电体制成的卡板(2)的制造方法，包括：将原料粉末压缩成指定形状后，烧结得到烧结体的工序；通过研磨加工，将烧结体中与应吸附基板接触的表面加工到指定的表面粗糙度及平坦度的工序；选择性地仅去除伴随研磨加工产生的准备脱出的粒子的喷砂处理的工序。

公开(公告)号：CN114729443A

公开(公告)日：2022-07-08

申请号：CN202080082895.1

申请日：2020-07-09

Applicant: 株式会社爱发科

Inventor： 堤贤吾 ,  小梁慎二 ,  曾我部浩二 ,  上东俊光 ,  难波隆宏

IPC: C23C14/34 ,  C23C14/06 ,  H01L21/31 ,  H01L21/318 ,  H05H1/46

Abstract: 本发明提供一种成膜方法，当通过靶的溅射形成电介质膜时，该方法可不损害有效抑制诱发异常放电这一功能地尽量减少刚成膜后的被处理基板表面上附着的粒子的数量。在真空室(1)内对靶(2)进行溅射并在被处理基板(Sw)的表面上形成电介质膜的本发明的成膜方法，其在靶的溅射时，对靶以脉冲状施加负电位，将脉冲状施加负电位时的频率设置在100kHz以上150kHz以下的范围内，将负电位的施加时间(Ton)设置在长于5μsec且短于8μsec的范围内。

公开(公告)号：CN102265390A

公开(公告)日：2011-11-30

申请号：CN200980151941.2

申请日：2009-12-09

Applicant: 株式会社爱发科

Inventor： 难波隆宏 ,  森本直树 ,  曾我部浩二 ,  石田正彦

IPC: H01L21/683 ,  H02N13/00

CPC classification number: H01L21/6833 ,  H01L21/68757

Abstract: 提供一种静电卡盘用卡板的制造方法，具有从开始使用时使作为待处理基板的晶片W不易发生脱离不良的高生产效率。是覆盖具有电极(3a、3b)的卡盘主体(1)的表面的、用在静电卡盘(ES)上的由介电体制成的卡板(2)的制造方法，包括：将原料粉末压缩成指定形状后，烧结得到烧结体的工序；通过研磨加工，将烧结体中与应吸附基板接触的表面加工到指定的表面粗糙度及平坦度的工序；选择性地仅去除伴随研磨加工产生的准备脱出的粒子的喷砂处理的工序。