劣化抑制电路
    1.
    发明公开
    劣化抑制电路 审中-实审

    公开(公告)号:CN118337157A

    公开(公告)日:2024-07-12

    申请号:CN202410011388.9

    申请日:2024-01-04

    Abstract: 劣化抑制电路(1)抑制差动对电路(2)所具备的一对MOS晶体管的特性劣化,差动对电路输出与经由非反转输入端子及反转输入端子分别输入的一对输入信号之差对应的输出信号,劣化抑制电路具备切换电路(3)。切换电路(3)能够切换通常施加状态和反相施加状态,通常施加状态是对一对MOS晶体管中的栅极与非反转输入端子连接的MOS晶体管即第一晶体管的栅极施加相对于中间电压高阈值电压的电压即第一电压并且对一对MOS晶体管中的栅极与反转输入端子连接的MOS晶体管即第二晶体管的栅极施加相对于中间电压低阈值电压的电压即第二电压的状态,反相施加状态是对第一晶体管的栅极施加第二电压并且对第二晶体管的栅极施加第一电压的状态。

    开关电源电路
    5.
    发明公开
    开关电源电路 审中-实审

    公开(公告)号:CN114189142A

    公开(公告)日:2022-03-15

    申请号:CN202111067068.8

    申请日:2021-09-13

    Abstract: 一种信号产生电路,包括:电容器(24),通过与输入电压(VIN)成比例的电流进行充电和放电;开关(23),基于比较器的输出信号控制电容器(24)的充电和放电,比较器比较根据输出电压(VOUT)的反馈电压和预定的第一参考电压;参考电压产生单元(37),产生第二参考电压,该第二参考电压是通过将与输入电压(VIN)成比例的偏移电压(Vx)相加到与输出电压(VOUT)成比例的输出比例电压(Vo)而产生的;以及比较器(25),比较电容器的端子电压(Vc)和第二参考电压,并基于比较器(25)的输出信号产生导通时间信号(Sb)。

    短路确定设备
    6.
    发明公开

    公开(公告)号:CN112952762A

    公开(公告)日:2021-06-11

    申请号:CN202011306875.6

    申请日:2020-11-20

    Inventor: 大塚茂树

    Abstract: 提供了一种开关电源设备(1)中的短路确定设备。该开关电源设备转换施加在上电源线(Nu)与下电源线(Nd)之间的电源电压(VIN)并且通过中间节点(Nc)输出电源电压到负载(3)。该开关电源设备包括多个上开关元件(P1,P2;N3,N2)和下开关元件(N1)。多个上开关元件中的每个具有导电端子和控制端子。导电端子串联连接在上电源线与中间节点之间。控制端子以彼此相同的电平被驱动。下开关元件具有连接在下电源线与中间节点之间的导电端子。下开关元件和多个上开关元件串联连接。

    短路确定设备
    7.
    发明授权

    公开(公告)号:CN112952762B

    公开(公告)日:2024-06-07

    申请号:CN202011306875.6

    申请日:2020-11-20

    Inventor: 大塚茂树

    Abstract: 提供了一种开关电源设备(1)中的短路确定设备。该开关电源设备转换施加在上电源线(Nu)与下电源线(Nd)之间的电源电压(VIN)并且通过中间节点(Nc)输出电源电压到负载(3)。该开关电源设备包括多个上开关元件(P1,P2;N3,N2)和下开关元件(N1)。多个上开关元件中的每个具有导电端子和控制端子。导电端子串联连接在上电源线与中间节点之间。控制端子以彼此相同的电平被驱动。下开关元件具有连接在下电源线与中间节点之间的导电端子。下开关元件和多个上开关元件串联连接。

    神经网络电路
    8.
    发明授权

    公开(公告)号:CN110401450B

    公开(公告)日:2024-09-17

    申请号:CN201910317516.1

    申请日:2019-04-19

    Abstract: 一种神经网络电路包括:存储部(4),其包括忆阻器;D/A转换器(2);驱动放大器(3);I/V转换放大器(7);A/D转换器(8);和偏移校正器(30、40)。偏移校正器包括第一锁存电路(16(1))、第二锁存电路(16(2))、将锁存数据相减的减法器以及控制器。在执行偏置设置操作时,控制器控制偏置施加放大器(3(B))以输出偏置电压,控制每个D/A转换器以使驱动放大器而非偏置施加放大器输出参考电压,并且还使第一锁存电路锁存输出数据。在执行正常操作时,控制器控制偏置施加放大器以输出参考电压,控制每个D/A转换器以使驱动放大器而非偏置施加放大器输出信号电压,并且还使第二锁存电路锁存输出数据。

    失真补偿系统以及通信装置

    公开(公告)号:CN105612724A

    公开(公告)日:2016-05-25

    申请号:CN201480055633.0

    申请日:2014-09-22

    Abstract: 失真补偿系统具备第1通信节点(4、104、204)以及第2通信节点(5、105、205a),该第1通信节点(4、104、204)具备第1接收部(13,113)以及第1发送部(10,110),该第1接收部(13,113)具备使用第1数字滤波器(FF1、FB1、FF101)构成的均衡器(12、112),该第1发送部(10,110)具备使用第2数字滤波器(FF2、FB2、FF102)构成的加重电路(8、108),该第2通信节点(5、105、205a)具备在从第1通信节点接收数据之前向第1通信节点发送训练模式的第2发送部(23)。均衡器以能够针对接收到的训练模式使错误收敛地接收的方式使第1数字滤波器的滤波常数收敛,第1发送部将收敛后的第1数字滤波器的滤波常数作为加重电路的第2数字滤波器的滤波常数的至少一部分来使用,进行失真补偿并发送数据。

    神经网络电路
    10.
    发明公开

    公开(公告)号:CN110401450A

    公开(公告)日:2019-11-01

    申请号:CN201910317516.1

    申请日:2019-04-19

    Abstract: 一种神经网络电路包括:存储部(4),其包括忆阻器;D/A转换器(2);驱动放大器(3);I/V转换放大器(7);A/D转换器(8);和偏移校正器(30、40)。偏移校正器包括第一锁存电路(16(1))、第二锁存电路(16(2))、将锁存数据相减的减法器以及控制器。在执行偏置设置操作时,控制器控制偏置施加放大器(3(B))以输出偏置电压,控制每个D/A转换器以使驱动放大器而非偏置施加放大器输出参考电压,并且还使第一锁存电路锁存输出数据。在执行正常操作时,控制器控制偏置施加放大器以输出参考电压,控制每个D/A转换器以使驱动放大器而非偏置施加放大器输出信号电压,并且还使第二锁存电路锁存输出数据。

Patent Agency Ranking