一种扩散铝的方法
    2.
    发明授权

    公开(公告)号:CN101640172B

    公开(公告)日:2011-11-02

    申请号:CN200910166483.1

    申请日:2009-08-19

    IPC分类号: H01L21/22

    摘要: 本发明公开了一种扩散铝的方法,包括:清洗多片硅陪片和具有硼扩散层的多片硅晶片;为每片硅晶片具有硼扩散层的表面配置硅陪片,并且叠片式排列所述多片硅晶片和多片硅陪片;将第一铝源壶、所述叠片式排列的多片硅晶片和多片硅陪片、第二铝源壶依次装入石英管;用石英封头封住所述石英管的管口,对整个石英管执行闭管扩铝工艺。本发明提供的扩散铝的方法,通过为具有硼扩散层的硅晶片使用陪片,使得在所述硅晶片上扩散铝能够顺利进行,解决了现有技术无法直接在具有硼扩散层的硅晶片上扩散铝的工艺障碍。

    半导体器件
    5.
    发明授权

    公开(公告)号:CN101404273B

    公开(公告)日:2010-06-09

    申请号:CN200810215653.6

    申请日:2008-09-08

    IPC分类号: H01L23/488 H05K1/18

    摘要: 一种半导体器件,包括门极换流晶闸管和印刷电路板;门极换流晶闸管包括阳极端(103)、阴极端(101)、管壳(105)以及由管壳(105)外壁引出的门极引线(111);门极引线(111)具有安装面(112);印刷电路板包括安装孔(302)和第一接触电极;门极换流晶闸管插入印刷电路板的安装孔(302)中,并使安装面(112)与第一接触电极接触;门极换流晶闸管还包括由所述管壳(105)外壁引出的且与阴极端(101)电连接的阴极引线(109);安装孔的周围、与第一接触电极同侧还具有第二接触电极;阴极引线(109)具有安装面,且阴极引线的安装面(110)与第二接触电极接触。本发明的半导体组件组装简单。

    电力半导体芯片门阴结加压测试方法及装置

    公开(公告)号:CN101144845B

    公开(公告)日:2010-05-19

    申请号:CN200710036058.1

    申请日:2007-11-06

    IPC分类号: G01R31/26 H01L21/66

    摘要: 芯片门阴极间PN结阴断特性施加压测试方法及装置,将芯片置于一种带阳极钼片、阴极钼片和弹性门极件的加压式门阴极阻断特性的中间检测夹具之间,通过一个夹持机构带动阳极钼片或阴极钼片,使阳极钼片和阴极钼片在一定的压力下相互与芯片贴合在一起,再通过一个施力机构使芯片上的阴极梳条通过钼片电联通,在阴极钼片下装有门极,并通过弹力导柱引出,接至检测电源及仪表,通过检测仪表显示半导体芯片室温时的门阴极阻断特性的中间检测结果。

    一种半导体器件及半导体组件

    公开(公告)号:CN101673761A

    公开(公告)日:2010-03-17

    申请号:CN200910178577.0

    申请日:2009-09-29

    摘要: 本发明提供一种半导体器件及半导体组件。一种半导体器件,具有相互平行的门极引出电极和阴极引出电极,所述门极引出电极为圆盘形且沿圆周设有第一叉孔,所述阴极引出电极为圆盘形且沿圆周设有分叉结构,所述分叉结构上具有与所述第一叉孔相对应的第二叉孔;或者,所述阴极引出电极为圆盘形且沿圆周设有第一叉孔,所述门极引出电极为圆盘形且沿圆周设有分叉结构,所述分叉结构上具有与所述第一叉孔相对应的第二叉孔。本发明实施例中的半导体器件及组件,不仅使安装门、阴极引出电极时只旋转一个扇段齿位就可以进行固定,安装极为方便,而且使门、阴极引出电极和电路板之间保持较大的接触面积,使GCT元件和电路板之间具有较小的连接电阻和电感。

    一种扩散铝的方法
    8.
    发明公开

    公开(公告)号:CN101640172A

    公开(公告)日:2010-02-03

    申请号:CN200910166483.1

    申请日:2009-08-19

    IPC分类号: H01L21/22

    摘要: 本发明公开了一种扩散铝的方法,包括:清洗多片硅陪片和具有硼扩散层的多片硅晶片;为每片硅晶片具有硼扩散层的表面配置硅陪片,并且叠片式排列所述多片硅晶片和多片硅陪片;将第一铝源壶、所述叠片式排列的多片硅晶片和多片硅陪片、第二铝源壶依次装入石英管;用石英封头封住所述石英管的管口,对整个石英管执行闭管扩铝工艺。本发明提供的扩散铝的方法,通过为具有硼扩散层的硅晶片使用陪片,使得在所述硅晶片上扩散铝能够顺利进行,解决了现有技术无法直接在具有硼扩散层的硅晶片上扩散铝的工艺障碍。

    半导体芯片梳条修理方法及装置

    公开(公告)号:CN101145510A

    公开(公告)日:2008-03-19

    申请号:CN200710035981.3

    申请日:2007-10-29

    IPC分类号: H01L21/02

    摘要: 半导体芯片梳条修理方法及装置,通过一套模拟手工修理方法的梳条修理机构对有问题的梳条进行修理。所述的模拟手工修理方法是通过一套定位装置将半导体器件芯片固定在显微工作台上,再由一套模拟手工修理芯片梳条的剔梳条机构完成芯片梳条的修理。其中,所述的模拟手动修理芯片梳条的剔梳条机构是通过一微动定位机构将修理梳条的刀具刀口调至待剔梳条的根部及对准梳条的长度方向,准备剔条;再由与刀具安装在一起的拴导机构使刀口产生所需的直线运动,完成剔除梳条的动作。所述的梳条修理机构由芯片定位座、刀具、微动定位机构及拴导机构几部分构成,整个结构置于“显微工作台”内。

    电力半导体芯片门阴结加压测试方法及装置

    公开(公告)号:CN101144845A

    公开(公告)日:2008-03-19

    申请号:CN200710036058.1

    申请日:2007-11-06

    IPC分类号: G01R31/26 H01L21/66

    摘要: 芯片门阴极间PN结阻断特性施加压测试方法及装置,将芯片置于一种带阳极钼片、阴极钼片和弹性门极件的加压式门阴极阻断特性的中间检测夹具之间,通过一个夹持机构带动阳极钼片或阴极钼片,使阳极钼片和阴极钼片在一定的压力下相互与芯片贴合在一起,再通过一个施力机构使芯片上的阴极梳条通过钼片电联通,在阴极钼片下装有门极,并通过弹力导柱引出,接至检测电源及仪表,通过检测仪表显示半导体芯片室温时的门阴极阻断特性的中间检测结果。