-
公开(公告)号：CN107502935A
公开(公告)日：2017-12-22
申请号：CN201710619426.9
申请日：2017-07-26
申请人： 武汉新芯集成电路制造有限公司
摘要： 本发明提供一种电镀铜的方法，适用于电镀设备在晶元的沟道中沉积铜电镀层，电镀铜的方法包括初始阶段、第二阶段、第三阶段、第四阶段及过量电镀阶段三个阶段；相比于现有技术，添加第三阶段和第四阶段，在初始阶段提高晶元转速范围且保持电镀电流范围不变，在第二阶段、第三阶段及第四阶段，保持晶元转速范围不变且逐段调高电镀电流范围，在过量电镀阶段保持晶元转速范围和电镀电流范围均不变。本发明的有益效果：简单且低成本化的工艺，最终满足在同型号电镀设备和同样的添加剂体系条件下，同时满足大尺寸沟道和小尺寸沟道的填充要求，避免在大尺寸沟道填充时出现空洞缺陷。
-
公开(公告)号：CN111092050B
公开(公告)日：2022-08-19
申请号：CN201911359167.6
申请日：2019-12-25
申请人： 武汉新芯集成电路制造有限公司
IPC分类号： H01L21/768 , H01L23/528 , H01L23/532
摘要： 本发明提供了一种金属互连结构及其制作方法，包括：形成第一阻挡层，所述第一阻挡层至少覆盖所述开孔的侧壁和底部；在开孔的底部所述第一阻挡层包裹有残留物。去除位于所述开孔的底部的所述第一阻挡层，以去除残留物。形成第二阻挡层，所述第二阻挡层至少覆盖所述开孔的底部和所述第一阻挡层。形成第二金属层在所述开孔内。第二金属层与第一金属层之间形成有第二阻挡层，所述第一金属层和所述第二金属层通过所述第二阻挡层导电实现电连接。第二阻挡层防止扩散能力强，能够有效阻挡第一金属层和第二金属层的相互扩散形成金属合金，从而提高金属互连结构制成的半导体器件的电磁兼容(EMC)性能。
-
公开(公告)号：CN109037148A
公开(公告)日：2018-12-18
申请号：CN201810847327.0
申请日：2018-07-27
申请人： 武汉新芯集成电路制造有限公司
IPC分类号： H01L21/768
CPC分类号： H01L21/76873 , H01L21/76882
摘要： 本发明公开一种改善铜沉积富积的方法，其中包括：提供一半导体结构，半导体结构包括一衬底，衬底具有用以形成互连结构的沟槽；还包括以下步骤：步骤S1、通过等离子体溅射工艺处理沟槽以使沟槽开口处圆滑；步骤S2、于沟槽的表面形成一阻挡层；步骤S3、于一第一偏压功率下，阻挡层的表面生成一具有第一预定厚度的第一种子层；步骤S4、于一第二偏压功率下，第一种子层的表面生成一具有第二预定厚度的第二种子层；第一预定厚度大于第二预定厚度。本发明的技术方案有益效果在于：公开一种改善铜沉积富积的方法，步骤简单，成本低，通过改善沟槽开口处的圆滑度和沟槽侧壁的覆盖率，来满足小尺寸线宽的铜沉积的要求，有效改善沟槽开口处的富积率。
-
公开(公告)号：CN110797301B
公开(公告)日：2022-12-20
申请号：CN201911077589.4
申请日：2019-11-06
申请人： 武汉新芯集成电路制造有限公司
IPC分类号： H01L21/768
摘要： 本发明提供一种键合孔的形成方法，在衬底上依次形成有介质材料的覆盖层以及粘合层，并在覆盖层中形成有连线层，粘合层中形成有贯穿至连线层上的键合孔，采用真空溅射镀膜在键合孔内壁上进行第一铜种子沉积和第二铜种子沉积，进行第二铜种子沉积时较第一铜种子沉积具有更大的偏置电压，然后在键合孔中填充铜，以形成键合垫，这样，改善了键合孔内部的形貌，有利于实现键合孔中材料的充分填充，提高键合垫与连线层的电连接特性，进而提高器件的性能。
-
公开(公告)号：CN109037148B
公开(公告)日：2021-06-15
申请号：CN201810847327.0
申请日：2018-07-27
申请人： 武汉新芯集成电路制造有限公司
IPC分类号： H01L21/768
摘要： 本发明公开一种改善铜沉积富积的方法，其中包括：提供一半导体结构，半导体结构包括一衬底，衬底具有用以形成互连结构的沟槽；还包括以下步骤：步骤S1、通过等离子体溅射工艺处理沟槽以使沟槽开口处圆滑；步骤S2、于沟槽的表面形成一阻挡层；步骤S3、于一第一偏压功率下，阻挡层的表面生成一具有第一预定厚度的第一种子层；步骤S4、于一第二偏压功率下，第一种子层的表面生成一具有第二预定厚度的第二种子层；第一预定厚度大于第二预定厚度。本发明的技术方案有益效果在于：公开一种改善铜沉积富积的方法，步骤简单，成本低，通过改善沟槽开口处的圆滑度和沟槽侧壁的覆盖率，来满足小尺寸线宽的铜沉积的要求，有效改善沟槽开口处的富积率。
-
公开(公告)号：CN110797301A
公开(公告)日：2020-02-14
申请号：CN201911077589.4
申请日：2019-11-06
申请人： 武汉新芯集成电路制造有限公司
IPC分类号： H01L21/768
摘要： 本发明提供一种键合孔的形成方法，在衬底上依次形成有介质材料的覆盖层以及粘合层，并在覆盖层中形成有连线层，粘合层中形成有贯穿至连线层上的键合孔，采用真空溅射镀膜在键合孔内壁上进行第一铜种子沉积和第二铜种子沉积，进行第二铜种子沉积时较第一铜种子沉积具有更大的偏置电压，然后在键合孔中填充铜，以形成键合垫，这样，改善了键合孔内部的形貌，有利于实现键合孔中材料的充分填充，提高键合垫与连线层的电连接特性，进而提高器件的性能。
-
公开(公告)号：CN111863720A
公开(公告)日：2020-10-30
申请号：CN202010754191.6
申请日：2020-07-30
申请人： 武汉新芯集成电路制造有限公司
IPC分类号： H01L21/768
摘要： 本发明所提供的半导体结构的形成方法，包括：提供一半导体衬底，在半导体衬底中形成有沟槽；形成阻挡层，阻挡层覆盖了沟槽的内壁；在阻挡层上形成第一预定厚度的第一种子层，第一种子层在所述沟槽的开口处的厚度厚于第一种子层在沟槽的剩余部分的厚度；以及减薄沟槽的开口处的第一种子层；以及通过电镀工艺在所述沟槽中生成金属填充层。本发明通过等离子溅射工艺的等离子体轰击沟槽的开口处富积的第一种子层，以消除形成第一种子层时的铜富积现象，同时，等离子体离子撞击沟槽的底壁，使得第一种子层在沟槽侧壁上的厚度可以满足后续制程的要求，从而使得后续没有金属填充层填充时出现的空洞缺陷，提高了半导体结构的电性性能。
-
公开(公告)号：CN111092050A
公开(公告)日：2020-05-01
申请号：CN201911359167.6
申请日：2019-12-25
申请人： 武汉新芯集成电路制造有限公司
IPC分类号： H01L21/768 , H01L23/528 , H01L23/532
摘要： 本发明提供了一种金属互连结构及其制作方法，包括：形成第一阻挡层，所述第一阻挡层至少覆盖所述开孔的侧壁和底部；在开孔的底部所述第一阻挡层包裹有残留物。去除位于所述开孔的底部的所述第一阻挡层，以去除残留物。形成第二阻挡层，所述第二阻挡层至少覆盖所述开孔的底部和所述第一阻挡层。形成第二金属层在所述开孔内。第二金属层与第一金属层之间形成有第二阻挡层，所述第一金属层和所述第二金属层通过所述第二阻挡层导电实现电连接。第二阻挡层防止扩散能力强，能够有效阻挡第一金属层和第二金属层的相互扩散形成金属合金，从而提高金属互连结构制成的半导体器件的电磁兼容(EMC)性能。
-
公开(公告)号：CN107858728B
公开(公告)日：2019-08-23
申请号：CN201711387502.4
申请日：2017-12-20
申请人： 武汉新芯集成电路制造有限公司
摘要： 本发明提供了一种TSV电镀方法，在电镀液中加入添加剂，对硅基底上的硅通孔及与其连通的沟槽进行电镀，通过调整电镀电流将电镀过程分为三个阶段，三个阶段的电镀电流分别为第一电流值、第二电流值第三电流值，其中，所述第一电流值小于所述第二电流值，所述第二电流值小于所述第三电流值，通过电镀电流的改变，硅通孔和与之连通的沟槽中的金属沉积速率发生变化，并且最终将硅通孔和沟槽填满，在电镀金属的顶部没有形成对应硅通孔的凹坑，在去除高于硅基底表面的过电镀层之后，可以得到具有平坦表面的TSV结构。
-
公开(公告)号：CN107858728A
公开(公告)日：2018-03-30
申请号：CN201711387502.4
申请日：2017-12-20
申请人： 武汉新芯集成电路制造有限公司
摘要： 本发明提供了一种TSV电镀方法，在电镀液中加入添加剂，对硅基底上的硅通孔及与其连通的沟槽进行电镀，通过调整电镀电流将电镀过程分为三个阶段，三个阶段的电镀电流分别为第一电流值、第二电流值第三电流值，其中，所述第一电流值小于所述第二电流值，所述第二电流值小于所述第三电流值，通过电镀电流的改变，硅通孔和与之连通的沟槽中的金属沉积速率发生变化，并且最终将硅通孔和沟槽填满，在电镀金属的顶部没有形成对应硅通孔的凹坑，在去除高于硅基底表面的过电镀层之后，可以得到具有平坦表面的TSV结构。
-
-
-
-
-
-
-
-
-
搜索结果
10 条记录 (耗时 0.036 秒)
