-
公开(公告)号：CN116779458A
公开(公告)日：2023-09-19
申请号：CN202310946720.6
申请日：2023-07-28
申请人： 武汉新芯集成电路制造有限公司
IPC分类号： H01L21/56 , H01L23/31 , H01L21/603
摘要： 本发明提供一种半导体器件及其制造方法，半导体器件的制造方法包括：提供器件晶圆和承载晶圆；形成键合层于所述器件晶圆和/或所述承载晶圆上；执行键合工艺，使得所述器件晶圆通过所述键合层与所述承载晶圆键合；形成绝缘介质层，所述绝缘介质层覆盖所述器件晶圆的侧壁，并经所述键合层延伸至覆盖所述承载晶圆的侧壁。本发明的技术方案使得能够避免导致晶圆破片。
-
公开(公告)号：CN107502935A
公开(公告)日：2017-12-22
申请号：CN201710619426.9
申请日：2017-07-26
申请人： 武汉新芯集成电路制造有限公司
摘要： 本发明提供一种电镀铜的方法，适用于电镀设备在晶元的沟道中沉积铜电镀层，电镀铜的方法包括初始阶段、第二阶段、第三阶段、第四阶段及过量电镀阶段三个阶段；相比于现有技术，添加第三阶段和第四阶段，在初始阶段提高晶元转速范围且保持电镀电流范围不变，在第二阶段、第三阶段及第四阶段，保持晶元转速范围不变且逐段调高电镀电流范围，在过量电镀阶段保持晶元转速范围和电镀电流范围均不变。本发明的有益效果：简单且低成本化的工艺，最终满足在同型号电镀设备和同样的添加剂体系条件下，同时满足大尺寸沟道和小尺寸沟道的填充要求，避免在大尺寸沟道填充时出现空洞缺陷。
-
公开(公告)号：CN112760615B
公开(公告)日：2023-04-28
申请号：CN202011497333.1
申请日：2020-12-17
申请人： 武汉新芯集成电路制造有限公司
摘要： 本发明涉及半导体技术领域，公开了一种二氧化硅薄膜及其低温制备方法。所述制备方法包括：提供衬底，并将所述衬底置入反应腔室内，向所述反应腔室内通入反应气体，所述反应气体包括硅源和氧源；所述反应腔室的压力为2000mTorr～3000mTorr，所述硅源的通入量为100sccm～1000sccm，所述氧源的通入量为4000sccm～10000sccm，沉积温度为150℃≤t＜250℃，沉积速率为射频频率为150W～1000W，所述二氧化硅薄膜的应力为﹣300MPa～+50MPa。本发明采用低温沉积工艺制备二氧化硅薄膜，低温使得气体反应不完全，使得针孔密度较高引起薄膜分子疏松从而影响薄膜的应力，薄膜应力可调控的范围更广，可以从拉应力调节至压应力，满足三维堆叠制程中对二氧化硅薄膜的不同要求。
-
公开(公告)号：CN115863369A
公开(公告)日：2023-03-28
申请号：CN202211437833.5
申请日：2022-11-15
申请人： 武汉新芯集成电路制造有限公司
IPC分类号： H01L27/146 , H01L21/31 , H01L21/311 , H01L23/29 , H01L23/31
摘要： 本发明提供了一种半导体器件及其制造方法，所述半导体器件的制造方法包括：提供一半导体结构，所述半导体结构表面形成有氧化钝化层和悬挂键；采用等离子体轰击所述半导体结构表面，以去除所述氧化钝化层以及使得所述等离子体中的离子与所述悬挂键结合；形成介质层于所述半导体结构表面。本发明的技术方案能够去除半导体结构表面的氧化钝化层以及明显减少悬挂键的数量，使得能够改善半导体器件的性能。
-
公开(公告)号：CN114156296A
公开(公告)日：2022-03-08
申请号：CN202111512451.X
申请日：2021-12-08
申请人： 武汉新芯集成电路制造有限公司
IPC分类号： H01L27/146
摘要： 本发明涉及一种BSI图像传感器及其制作方法。所述制作方法先通过PVD工艺沉积一氮化钛层，以提供粗糙度极低的钨生长面，再采用CVD工艺沉积钨薄膜，并刻蚀所述钨薄膜和氮化钛层以形成钨光栅，由于钨生长面的平整性好，所述钨薄膜中钨晶粒较小，钨薄膜的均匀性和平整性较好，并且可以减少刻蚀过程中发生晶间腐蚀而导致钨缺失的风险，从而可以提高钨光栅的平整性，优化钨光栅形貌，有助于提升BSI图像传感器的光学性能。
-
公开(公告)号：CN112349742A
公开(公告)日：2021-02-09
申请号：CN202011333842.0
申请日：2020-11-24
申请人： 武汉新芯集成电路制造有限公司
IPC分类号： H01L27/146
摘要： 本发明提供一种背照式图像传感器及其制造方法，其中，在形成金属材料层之后，对金属材料层执行离子轰击工艺去除至少部分所述金属材料层顶表面凸起的金属晶粒，以使金属材料层顶表面光滑化，进而降低金属材料层表面的粗糙度。如此一来，使得后续刻蚀形成的金属栅格层顶表面光滑，粗糙度降低，进而提升背照式图像传感器光吸收的均匀性。
-
公开(公告)号：CN111863720A
公开(公告)日：2020-10-30
申请号：CN202010754191.6
申请日：2020-07-30
申请人： 武汉新芯集成电路制造有限公司
IPC分类号： H01L21/768
摘要： 本发明所提供的半导体结构的形成方法，包括：提供一半导体衬底，在半导体衬底中形成有沟槽；形成阻挡层，阻挡层覆盖了沟槽的内壁；在阻挡层上形成第一预定厚度的第一种子层，第一种子层在所述沟槽的开口处的厚度厚于第一种子层在沟槽的剩余部分的厚度；以及减薄沟槽的开口处的第一种子层；以及通过电镀工艺在所述沟槽中生成金属填充层。本发明通过等离子溅射工艺的等离子体轰击沟槽的开口处富积的第一种子层，以消除形成第一种子层时的铜富积现象，同时，等离子体离子撞击沟槽的底壁，使得第一种子层在沟槽侧壁上的厚度可以满足后续制程的要求，从而使得后续没有金属填充层填充时出现的空洞缺陷，提高了半导体结构的电性性能。
-
公开(公告)号：CN111092050A
公开(公告)日：2020-05-01
申请号：CN201911359167.6
申请日：2019-12-25
申请人： 武汉新芯集成电路制造有限公司
IPC分类号： H01L21/768 , H01L23/528 , H01L23/532
摘要： 本发明提供了一种金属互连结构及其制作方法，包括：形成第一阻挡层，所述第一阻挡层至少覆盖所述开孔的侧壁和底部；在开孔的底部所述第一阻挡层包裹有残留物。去除位于所述开孔的底部的所述第一阻挡层，以去除残留物。形成第二阻挡层，所述第二阻挡层至少覆盖所述开孔的底部和所述第一阻挡层。形成第二金属层在所述开孔内。第二金属层与第一金属层之间形成有第二阻挡层，所述第一金属层和所述第二金属层通过所述第二阻挡层导电实现电连接。第二阻挡层防止扩散能力强，能够有效阻挡第一金属层和第二金属层的相互扩散形成金属合金，从而提高金属互连结构制成的半导体器件的电磁兼容(EMC)性能。
-
公开(公告)号：CN107858728B
公开(公告)日：2019-08-23
申请号：CN201711387502.4
申请日：2017-12-20
申请人： 武汉新芯集成电路制造有限公司
摘要： 本发明提供了一种TSV电镀方法，在电镀液中加入添加剂，对硅基底上的硅通孔及与其连通的沟槽进行电镀，通过调整电镀电流将电镀过程分为三个阶段，三个阶段的电镀电流分别为第一电流值、第二电流值第三电流值，其中，所述第一电流值小于所述第二电流值，所述第二电流值小于所述第三电流值，通过电镀电流的改变，硅通孔和与之连通的沟槽中的金属沉积速率发生变化，并且最终将硅通孔和沟槽填满，在电镀金属的顶部没有形成对应硅通孔的凹坑，在去除高于硅基底表面的过电镀层之后，可以得到具有平坦表面的TSV结构。
-
公开(公告)号：CN107858728A
公开(公告)日：2018-03-30
申请号：CN201711387502.4
申请日：2017-12-20
申请人： 武汉新芯集成电路制造有限公司
摘要： 本发明提供了一种TSV电镀方法，在电镀液中加入添加剂，对硅基底上的硅通孔及与其连通的沟槽进行电镀，通过调整电镀电流将电镀过程分为三个阶段，三个阶段的电镀电流分别为第一电流值、第二电流值第三电流值，其中，所述第一电流值小于所述第二电流值，所述第二电流值小于所述第三电流值，通过电镀电流的改变，硅通孔和与之连通的沟槽中的金属沉积速率发生变化，并且最终将硅通孔和沟槽填满，在电镀金属的顶部没有形成对应硅通孔的凹坑，在去除高于硅基底表面的过电镀层之后，可以得到具有平坦表面的TSV结构。
-
-
-
-
-
-
-
-
-
搜索结果
25 条记录 (耗时 0.047 秒)
