-
公开(公告)号：CN110601673A
公开(公告)日：2019-12-20
申请号：CN201910739639.4
申请日：2019-08-12
申请人： 清华大学
摘要： 本发明公开了基于铪系铁电薄膜的声表面波器件及薄膜体声波器件，声表面波器件包括在衬底上集成的谐振/滤波组件和传感组件中的任意一种或两种，各组件均分别包括依次层叠的底电极层、压电层和顶电极层；薄膜体声波器件包括在衬底上集成的谐振/滤波组件、传感组件中的任意一种或两种，各组件均分别包括依次层叠的底电极层、压电层和顶电极层；两类声波器件中的各压电层均分别是通过掺杂有锆、铝或硅的铪系铁电薄膜，使用原子层沉积工艺制得。本发明能够在铪系铁电薄膜上制备出两类声波器件和存储器件，可以将环境感知、信号处理与存储进行集成，有利于提高电子设备的集成度和工作速度。
-
公开(公告)号：CN109542839A
公开(公告)日：2019-03-29
申请号：CN201910049564.7
申请日：2019-01-18
申请人： 清华大学
摘要： 本发明公开了一种融合非易失多值存储与逻辑运算功能的动态可控器件单元，包括：主晶体管，主晶体管的栅极控制端串联有一个的两端非易失多值可变性阻抗，两端非易失多值可变性阻抗的两端分别为所属主晶体管的栅极控制端与单元整体栅极控制输入端；控制晶体管，控制晶体管的源极和漏极与两端非易失多值可变性阻抗并联；两端非易失多值可变性阻抗，用于当其维持在不同阻抗值时，通过单元整体栅极控制输入端对主晶体管进行栅控时的阈值电压不同，进而实现多值存储的功能。该单元有效解决传统芯片架构中运算单元与存储单元分立实现，使得在计算过程中数据在运算单元与存储单元之间搬运限制了芯片速度进一步提升的技术问题。
-
公开(公告)号：CN116647211A
公开(公告)日：2023-08-25
申请号：CN202210142851.4
申请日：2022-02-16
申请人： 清华大学
IPC分类号： H03K3/3565 , H03K3/012
摘要： 本发明提供一种基于铁电晶体管的施密特触发器及多谐振荡器，该触发器包括：构成CMOS反相器的第一元件和第二元件，两元件分别为n型铁电晶体管和p型晶体管，源极分别接地与VDD，或者两元件分别为p型铁电晶体管和n型晶体管，源极分别接VDD与地；两元件的栅极相连作为输入，漏极相连作为输出；或者，第一元件和第二元件构成伪NMOS反相器，其中，第一元件为n型铁电晶体管，第二元件为负载，第一元件通过负载连接至VDD端，第一元件的源极接地，栅极与漏极分别作为输入和输出。该触发器电路结构简单，仅仅通过两个元件便可实现施密特触发器功能，面积小，功耗低。同时减少制备加工工艺难度，减少加工成本，综合性能优越。
-
公开(公告)号：CN116432565A
公开(公告)日：2023-07-14
申请号：CN202310266025.5
申请日：2023-03-13
申请人： 清华大学
IPC分类号： G06F30/30
摘要： 本申请涉及一种二维材料场效应晶体管的建模方法及装置，其中，方法包括：基于二维材料场效应晶体管的器件结构与电学特性测试偏置配置信息，确定沟道的源结、本征沟道和漏结的坐标区间；根据划分的坐标区间建立源结和漏结的Landauer载流子输运物理图景的数学模型；利用预设Landauer公式和预设漂移扩散公式的准费米能级相空间(QFLPS)形式分别生成源结、本征沟道和漏结的电流输运，得到电流的综合公式。由此，解决了相关技术中，通过基尔霍夫电流守恒定律求解内部节点电压计算得到最终的结‑沟道串联电流，严重影响计算效率，不满足电路仿真的效率要求，按照并联取加权平均的方法没有物理含义，不利于从物理角度根据实验结果对工艺进行评估等问题。
-
公开(公告)号：CN109542839B
公开(公告)日：2024-09-03
申请号：CN201910049564.7
申请日：2019-01-18
申请人： 清华大学
摘要： 本发明公开了一种融合非易失多值存储与逻辑运算功能的动态可控器件单元，包括：主晶体管，主晶体管的栅极控制端串联有一个的两端非易失多值可变性阻抗，两端非易失多值可变性阻抗的两端分别为所属主晶体管的栅极控制端与单元整体栅极控制输入端；控制晶体管，控制晶体管的源极和漏极与两端非易失多值可变性阻抗并联；两端非易失多值可变性阻抗，用于当其维持在不同阻抗值时，通过单元整体栅极控制输入端对主晶体管进行栅控时的阈值电压不同，进而实现多值存储的功能。该单元有效解决传统芯片架构中运算单元与存储单元分立实现，使得在计算过程中数据在运算单元与存储单元之间搬运限制了芯片速度进一步提升的技术问题。
-
公开(公告)号：CN115482859A
公开(公告)日：2022-12-16
申请号：CN202110662604.2
申请日：2021-06-15
申请人： 清华大学
摘要： 本发明提供一种数据存储结构及数据存储方法，该数据存储结构包括：第一电极、第二电极及位于第一电极和第二电极中间的铁电材料，第一电极、铁电材料及第二电极构成铁电电容，其中：第一电极具备第一电极的氧离子在电压的作用下注入到铁电材料或返回至第一电极的特性。本发明提供的数据存储结构及数据存储方法，通过保证第一电极的氧离子在电压的作用下注入到铁电材料或返回至第一电极，可以实现铁电材料中的氧空位的调控，从而实现饱和极化相关的多值存储、铁电性的可编程与自恢复，并可有效提高铁电材料的击穿电场。
-
公开(公告)号：CN110601673B
公开(公告)日：2021-08-13
申请号：CN201910739639.4
申请日：2019-08-12
申请人： 清华大学
摘要： 本发明公开了基于铪系铁电薄膜的声表面波器件及薄膜体声波器件，声表面波器件包括在衬底上集成的谐振/滤波组件和传感组件中的任意一种或两种，各组件均分别包括依次层叠的底电极层、压电层和顶电极层；薄膜体声波器件包括在衬底上集成的谐振/滤波组件、传感组件中的任意一种或两种，各组件均分别包括依次层叠的底电极层、压电层和顶电极层；两类声波器件中的各压电层均分别是通过掺杂有锆、铝或硅的铪系铁电薄膜，使用原子层沉积工艺制得。本发明能够在铪系铁电薄膜上制备出两类声波器件和存储器件，可以将环境感知、信号处理与存储进行集成，有利于提高电子设备的集成度和工作速度。
-
公开(公告)号：CN209231927U
公开(公告)日：2019-08-09
申请号：CN201920091563.4
申请日：2019-01-18
申请人： 清华大学
摘要： 本实用新型公开了一种融合非易失多值存储与逻辑运算功能的动态可控器件单元，包括：主晶体管，主晶体管的栅极控制端串联有一个的两端非易失多值可变性阻抗，两端非易失多值可变性阻抗的两端分别为所属主晶体管的栅极控制端与单元整体栅极控制输入端；控制晶体管，控制晶体管的源极和漏极与两端非易失多值可变性阻抗并联；两端非易失多值可变性阻抗，用于当其维持在不同阻抗值时，通过单元整体栅极控制输入端对主晶体管进行栅控时的阈值电压不同，进而实现多值存储的功能。该单元有效解决传统芯片架构中运算单元与存储单元分立实现，使得在计算过程中数据在运算单元与存储单元之间搬运限制了芯片速度进一步提升的技术问题。(ESM)同样的发明创造已同日申请发明专利
-
公开(公告)号：CN216250002U
公开(公告)日：2022-04-08
申请号：CN202121326684.6
申请日：2021-06-15
申请人： 清华大学
摘要： 本实用新型提供一种数据存储结构，该数据存储结构包括：第一电极、第二电极及位于第一电极和第二电极中间的铁电材料，第一电极、铁电材料及第二电极构成铁电电容，其中：第一电极具备第一电极的氧离子在电压的作用下注入到铁电材料或返回至第一电极的特性。本实用新型提供的数据存储结构，通过保证第一电极的氧离子在电压的作用下注入到铁电材料或返回至第一电极，可以实现铁电材料中的氧空位的调控，从而实现饱和极化相关的多值存储、铁电性的可编程与自恢复，并可有效提高铁电材料的击穿电场。
-
-
-
-
-
-
-
-
搜索结果
9 条记录 (耗时 0.02 秒)
