半导体封装结构及其制造方法
    1.
    发明公开

    公开(公告)号:CN119581459A

    公开(公告)日:2025-03-07

    申请号:CN202411711717.7

    申请日:2024-11-27

    Abstract: 本申请实施例提供一种半导体封装结构及其制造方法。其中,半导体封装结构包括堆叠设置的多个半导体芯片;至少一个半导体芯片包括沿多个不同方向布置的多个应力检测结构;应力检测结构位于半导体芯片的互连结构中;多个半导体芯片包括穿过至少一个半导体芯片且与应力检测结构连接的引出结构;引出结构将应力检测结构引出至多个半导体芯片的顶部或者底部。

    晶圆的切割方法和激光切割装置

    公开(公告)号:CN114589419A

    公开(公告)日:2022-06-07

    申请号:CN202210489798.5

    申请日:2022-05-07

    Abstract: 本公开实施例公开了一种晶圆的切割方法和激光切割装置。所述切割方法包括:提供待切割晶圆;其中,所述待切割晶圆包括多个管芯以及位于相邻的两个管芯之间的切割道;所述切割道包括沿所述切割道延伸方向并列设置的至少两个子区域;所述至少两个子区域内的材质厚度分布不同;对第一个所述子区域施加第一激光能量,以切割第一个所述子区域;其中,所述第一激光能量是根据第一个所述子区域内材质厚度分布的第一统计信息确定的;对第二个所述子区域施加第二激光能量,以切割第二个所述子区域;其中,所述第二激光能量是根据第二个所述子区域内材质厚度分布的第二统计信息确定的,所述第二激光能量和所述第一激光能量不同。

    半导体结构的制备方法及半导体结构

    公开(公告)号:CN119252743A

    公开(公告)日:2025-01-03

    申请号:CN202411786762.9

    申请日:2024-12-05

    Abstract: 本公开实施例提供了一种半导体结构的制备方法及半导体结构,其中制备方法包括:提供衬底,在衬底的第一表面上依次形成掩埋式电源轨及器件结构。在衬底的第二表面上形成第一介质层,并至少对第一介质层执行刻蚀工艺以形成通孔结构和开口结构,开口结构位于通孔结构的周围,通孔结构暴露出掩埋式电源轨,其中,第一表面与第二表面为衬底相对设置的两个表面。执行填充工艺,以在开口结构中形成应力吸收结构,并在通孔结构中形成导电结构。

    一种二维氧化铁纳米片及其制备方法

    公开(公告)号:CN117446871B

    公开(公告)日:2024-08-27

    申请号:CN202311330935.1

    申请日:2023-10-13

    Abstract: 本公开涉及纳米材料技术领域,提供了一种二维氧化铁纳米片及其制备方法。其中,二维氧化铁纳米片的制备方法包括:首先,将云母片放置于管式炉的下游区域;然后,将氧化铁粉末和六水合氯化铁晶体混合均匀,放置于管式炉的加热区域;最后,对管式炉进行加热,通过化学气相沉积工艺,在云母片上制得二维氧化铁纳米片。

    一种晶圆的切割方法
    6.
    发明公开

    公开(公告)号:CN114226984A

    公开(公告)日:2022-03-25

    申请号:CN202111478198.0

    申请日:2021-12-06

    Abstract: 本发明提供了一种晶圆的切割方法,采用第一激光切割工艺沿所述保护液的表面向下开槽,形成从所述保护液的表面延伸至所述介质层内的第一凹槽,所述第一凹槽的边缘上方形成有熔渣;采用第二激光切割工艺沿所述第一凹槽的底面向下开槽,形成连通所述第一凹槽的第二凹槽,且所述第一凹槽的横向宽度大于所述第二凹槽的横向宽度,所述第二凹槽的边缘上方形成有熔渣;进行等离子切割工艺沿所述第二凹槽的底面向下开槽,形成第三凹槽,所述第一凹槽、所述第二凹槽及所述第三凹槽共同贯穿所述晶圆并构成切割道,同时去除所述第一凹槽和所述第二凹槽的边缘上方的熔渣。本发明有利于提高混合键合工艺的效果。

    一种半导体结构及其热测试方法

    公开(公告)号:CN117976660B

    公开(公告)日:2024-06-21

    申请号:CN202410361538.9

    申请日:2024-03-27

    Abstract: 公开了一种半导体结构及其热测试方法,半导体结构包括:堆叠结构,堆叠结构包括测试结构以及位于测试结构相对的两侧并与测试结构接触的发热层和感测层,发热层内设置有第一导电层,感测层内设置有第二导电层,第一导电层包括第一输入端和第一输出端,第二导电层包括第二输入端和第二输出端;至少一个第一测试焊盘、至少一个第二测试焊盘、至少一个第三测试焊盘以及至少一个第四测试焊盘,分立设置在堆叠结构的上表面;多个互连结构,在堆叠结构内沿竖直方向延伸延伸;其中,第一测试焊盘和第二测试焊盘通过互连结构分别与第一输入端和第一输出端对应电连接,第三测试焊盘和第四测试焊盘通过互连结构分别与第二输入端和第二输出端对应电连接。

    一种二维氧化铁纳米片及其制备方法

    公开(公告)号:CN117446871A

    公开(公告)日:2024-01-26

    申请号:CN202311330935.1

    申请日:2023-10-13

    Abstract: 本公开涉及纳米材料技术领域,提供了一种二维氧化铁纳米片及其制备方法。其中,二维氧化铁纳米片的制备方法包括:首先,将云母片放置于管式炉的下游区域;然后,将氧化铁粉末和六水合氯化铁晶体混合均匀,放置于管式炉的加热区域;最后,对管式炉进行加热,通过化学气相沉积工艺,在云母片上制得二维氧化铁纳米片。

    一种半导体结构及其热测试方法

    公开(公告)号:CN117976660A

    公开(公告)日:2024-05-03

    申请号:CN202410361538.9

    申请日:2024-03-27

    Abstract: 公开了一种半导体结构及其热测试方法,半导体结构包括:堆叠结构,堆叠结构包括测试结构以及位于测试结构相对的两侧并与测试结构接触的发热层和感测层,发热层内设置有第一导电层,感测层内设置有第二导电层,第一导电层包括第一输入端和第一输出端,第二导电层包括第二输入端和第二输出端;至少一个第一测试焊盘、至少一个第二测试焊盘、至少一个第三测试焊盘以及至少一个第四测试焊盘,分立设置在堆叠结构的上表面;多个互连结构,在堆叠结构内沿竖直方向延伸延伸;其中,第一测试焊盘和第二测试焊盘通过互连结构分别与第一输入端和第一输出端对应电连接,第三测试焊盘和第四测试焊盘通过互连结构分别与第二输入端和第二输出端对应电连接。

    半导体器件及其制备方法
    10.
    发明公开

    公开(公告)号:CN117222305A

    公开(公告)日:2023-12-12

    申请号:CN202311316375.4

    申请日:2023-10-11

    Abstract: 本公开实施例提供一种半导体器件及其制备方法,其中,半导体器件包括:基底;第一电极层,位于基底上;第一电极层包括多个间隔分布的第一凸起结构;第一凸起结构的横截面积自顶面至底面逐渐增大;功能层,覆盖第一电极层和基底;第二电极层,位于功能层上;其中,在第一电极层和第二电极层的电场作用下,第一凸起结构的顶面与第二电极层之间能够形成导电通道。

Patent Agency Ranking