公开(公告)号：CN119865096A

公开(公告)日：2025-04-22

申请号：CN202510038144.4

申请日：2025-01-09

Applicant: 湖南大学

Inventor： 王俊 ,  李正 ,  胡波 ,  柯子鹏

IPC: H02P21/22 ,  H02P21/00 ,  H02P27/08

Abstract: 本发明涉及一种电机模拟器电流跟踪控制方法及系统，该方法包括：建立电机模拟器测试系统的参考模型，其中，电机模拟器测试系统包括被测电机驱动模块及其连接的电机模拟器；将并联各支路的分电流与带单相总电流反馈的模型输出参考电流进行模拟比较，根据滞环比较原理，设置滞环比较的迟滞系数，并生成滞环比较结果；根据被测电机驱动模块和电机模拟器支路状态，结合滞环比较结果，控制电机模拟器逆变侧并联支路的电流增减，每周期单次增减电流后换相，实现多支路定频错相电流控制。本发明通过采用带总电流反馈补偿的电流滞环比较控制方法和定频错相的电流控制算法，实现电机模拟器高频大功率的工作需求，提高电流跟踪精度和动态响应速度。

公开(公告)号：CN119364804A

公开(公告)日：2025-01-24

申请号：CN202411535150.2

申请日：2024-10-30

Applicant: 湖南大学

Inventor： 梁世维 ,  王俊 ,  米卢 ,  陈家祺

IPC: H10D30/60 ,  H10D30/01 ,  H01L23/552

Abstract: 本发明公开了一种抗辐射加固的SiC MOSFET器件结构及制备方法，包括N‑漂移层，所述N‑漂移层的下方设有N+衬底层，所述N+衬底层的下方设有漏极金属层，所述N‑漂移层的上方设有载流子存储层，所述载流子存储层的上方设有源极金属层，所述源极金属下方的中间设有JFET区，所述JFET区内部引入沟槽，所述沟槽的内部设有P型掺杂区和填充区，所述沟槽的两侧设有P‑base区，所述P‑base区内设有N+源区和P+区。本发明采用上述的一种抗辐射加固的SiC MOSFET器件结构及制备方法，大幅降低薄氧中的电场强度，从而提升SiC MOSFET器件抗单粒子穿能力；仅需增加沟槽刻蚀、沟槽侧壁和底部P型离子注入、沟槽回填等工艺既可，工艺复杂度不高。

公开(公告)号：CN118866968A

公开(公告)日：2024-10-29

申请号：CN202410904004.6

申请日：2024-07-05

Applicant: 湖南大学

Inventor： 梁世维 ,  王俊 ,  陈家祺

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/40

Abstract: 本发明涉及一种高压功率器件终端结构，包括：N衬底和形成于N衬底上的N型漂移区；N型漂移区上由内至外顺次设置有源区、主结区和终端区，主结区内至少形成有两个第二P阱区，第二P阱区内形成有P+区，相邻的第二P阱区之间形成有P隔离环，终端区内形成有若干个P+保护环，终端区的上方形成有高阻场板，高阻场板的内侧延伸至主结区，且与源极接触。本发明通过将主结分段且引入隔离环，抑制主结在靠近元胞区的一侧形成局部强电场或热点，同时在终端结构表面引入高阻场板，且该场板之间和源极短接，能在极快的开关过程中，为终端结构因充放电效应产生的电流额外提供一条泄放路径，避免充放电效应形成的电流通过寄生通道流入主结。

公开(公告)号：CN118866967A

公开(公告)日：2024-10-29

申请号：CN202410903027.5

申请日：2024-07-05

Applicant: 湖南大学

Inventor： 梁世维 ,  王俊 ,  陈家祺

IPC: H01L29/78 ,  H01L29/06

Abstract: 本发明涉及一种多段式高压功率器件终端结构，包括：N衬底和形成于N衬底上的N型漂移区；N型漂移区上由内至外顺次设置有源区、主结区和终端区，主结区内至少形成有两个第二P阱区，第二P阱区内形成有P+区，相邻的第二P阱区之间形成有第一P隔离环，终端区内至少形成有两个JTE区，JTE区内形成有若干个P+保护环，JTE区的外侧均形成有第二P隔离环。本发明通过将主结和终端结构分段且引入隔离环，从而构建多段式多级空间调制结终端结构，阻断在功率器件开关过程中由于终端区的大面积PN结充放电效应形成的瞬时电流路径，抑制主结在靠近元胞区的一侧形成局部强电场或热点，大幅提升S i C MOSFET等功率器件在高速开关过程中的可靠性。

公开(公告)号：CN118249622A

公开(公告)日：2024-06-25

申请号：CN202410302307.0

申请日：2024-03-15

Applicant: 湖南大学

Inventor： 王俊

IPC: H02M1/08 ,  B60L15/20 ,  H02M1/00 ,  H02M1/32 ,  H02P29/024 ,  H02P29/032 ,  H02H7/085

Abstract: 本发明涉及一种面向电动汽车电驱应用的SiC‑MOSFET/Si‑IGBT混合器件的驱动控制策略，该控制策略包括：在电动汽车遭遇重载工况，如高扭矩和大电流的起步加速阶段时，控制策略为仅激活Si‑IGBT组件，利用其大载流能力来应对高电流需求。对于轻载工况，仅激活SiC‑MOSFET组件，以充分利用其高开关频率和低开关损耗的优势。在匀速巡航工况下，策略将采用SiC‑MOSFET和Si‑IGBT协同工作模式，实现优化的负载分配和能源效率。本发明对混合器件提供了有效保护，降低过流风险，提升了电驱动系统的整体性能，确保电机电驱动系统在混合器件的应用中实现长期稳定运行，有效应对多变的工况和应用环境。

公开(公告)号：CN117748966B

公开(公告)日：2024-05-03

申请号：CN202410185661.X

申请日：2024-02-20

Applicant: 湖南大学

Inventor： 王俊 ,  胡波 ,  柯子鹏 ,  彭子舜 ,  戴瑜兴

IPC: H02M3/335 ,  H02M1/00

Abstract: 本发明提供了一种基于频率自适应移相调制控制的效率最优控制方法及系统，通过计算变换器的归一化直流电压增益，利用调频和移相相结合的技术，有效地控制了变换器的工作状态，使其能在一定范围内调节输出电压；引入了智能优化算法以获得最佳的移相角度，保持在输出电压不变的情况下最大化变换器的效率，从而改善系统的性能并降低能源损耗。

公开(公告)号：CN116646399A

公开(公告)日：2023-08-25

申请号：CN202310531126.0

申请日：2023-05-11

Applicant: 湖南大学 ,  北京微电子技术研究所

Inventor： 梁世维 ,  王俊 ,  陈炳如 ,  舒磊 ,  王亮 ,  李同德 ,  王成杰 ,  樊帆

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336 ,  H01L29/423

Abstract: 本发明涉及一种沟槽栅半导体器件及其制备方法，所述沟槽栅半导体器件包括：P+衬底；位于所述P+衬底上的N‑漂移区；位于所述N‑漂移区一侧的多阶介质层和P阱区，位于所述N‑漂移区另一侧的N+漏区；其中，所述多阶介质层内设有多晶硅栅，所述P阱区内设有N+阱区和P+区。在N‑漂移区引入多阶介质层，并利用台阶侧壁形成极薄的栅极氧化物，进而构成沟槽型的MOS结构，多晶硅下方和靠近漏极侧具有较厚的介质层；降低了LDMOS器件电场峰值和饱和电流密度，同时保持了器件优异的正向导通特性。

公开(公告)号：CN115630483A

公开(公告)日：2023-01-20

申请号：CN202211201721.X

申请日：2022-09-29

Applicant: 湖南大学

Inventor： 王俊 ,  柯子鹏 ,  胡波 ,  彭子舜 ,  戴瑜兴 ,  丁渝洲

IPC: G06F30/20 ,  G06F17/15

Abstract: 本发明公开了一种基于分数阶模型的数字孪生模型建立方法及系统，实时采集物理实验平台在导通时的电感电流iL1.r、在关断时的电感电流iL2.r、在导通时的电容电压vC1.r和在关断时的电容电压vC2.r；采集数字孪生平台在导通时的电感电流iL1.d、在关断时的电感电流iL2.d、在导通时的电容电压vC1.d和在关断时的电容电压vC2.d；采用智能优化算法计算设立的适应度函数；当迭代的次数达到设立的次数时，输出此时的电感L、电容C、电容的寄生电阻Rc、电感的寄生电阻RL、开关管的寄生电阻Rdson、电感电流的阶次α和电容电压的阶次β；通过这些值得到最终的数字孪生模型。本发明可以有效的提升模型的精度。

公开(公告)号：CN114256355A

公开(公告)日：2022-03-29

申请号：CN202111674256.7

申请日：2021-12-31

Applicant: 湖南大学

Inventor： 王俊 ,  张锦奕 ,  俞恒裕 ,  梁世维 ,  邓高强 ,  刘航志

IPC: H01L29/78 ,  H01L29/40 ,  H01L21/336

Abstract: 本发明属于半导体技术领域，具体涉及一种具有源极场板的高可靠性平面型分裂栅SiC MOSFET器件，元胞结构包括：漏极金属、N+衬底、N‑漂移区，N‑漂移区的顶部设有电流扩散层；N‑漂移区顶部设有P‑base区，P‑base区内还设有N+区和P+区，N+区以及P+区与源极金属相连；栅极结构包括多晶硅栅极与栅极氧化物、隔离填充层、绝缘层，所述栅极氧化物位于所述多晶硅栅极与源极金属、P‑base区、N+区、P+区和电流扩散层之间；电流扩散层通过栅极氧化物与源极金属相连；本发明在不削弱传统平面栅SiC MOSFET性能的情况下，改善了器件的高频品质优值(HF‑FOMs,High‑Frequency Figure‑of‑Merits)和动态工作性能。

公开(公告)号：CN114220860A

公开(公告)日：2022-03-22

申请号：CN202111484626.0

申请日：2021-12-07

Applicant: 湖南大学

Inventor： 王俊 ,  俞恒裕 ,  梁世维 ,  邓高强 ,  刘航志

IPC: H01L29/78 ,  H01L21/336

Abstract: 本发明属于半导体技术领域，具体涉及一种单片集成反向续流二极管的高可靠性平面栅SiC MOSFET器件结构及其制备方法，所述平面栅SiC MOSFET器件的元胞结构包括：漏极金属、N+衬底、N‑漂移区，所述N‑漂移区的顶部设有电流扩散层一和电流扩散层二，所述电流扩散层一中设有P型屏蔽区和P+区；所述电流扩展层由电流扩散层一和电流扩散层二构成，电流扩散层二层位于P型屏蔽层和P+区之间；所述元胞结构的N‑漂移区顶部设有P‑base区，P‑base区内还设有N+区以及P+区，N+区以及P+区与源极金属相连。本发明改善了器件的反向恢复能力，避免了体二极管导通而引起的双极性退化，提高器件的可靠性。