公开(公告)号：CN111799325A

公开(公告)日：2020-10-20

申请号：CN202010237970.9

申请日：2020-03-30

Applicant: 瑞萨电子株式会社

Inventor： 长濑仙一郎 ,  可知刚 ,  星野义典

IPC: H01L29/40 ,  H01L29/06 ,  H01L29/786 ,  H01L21/336

Abstract: 本公开涉及半导体器件及其制造方法。在从半导体衬底SUB的第一主表面到达预定深度的深沟槽DTC中，形成包括插塞PUG和场板FP的多个柱状导体CCB。沿着深沟槽DTC的侧壁表面形成p型杂质层PIL。在插塞PUG的底部与p型杂质层PIL的底部之间，场板FP和p型杂质层PIL被定位为经由插入其间的绝缘膜FIF彼此面对。在p型杂质层PIL的底部与场板FP的底部之间，场板FP和半导体衬底SUB的n型漂移层NDL被定位为经由插入其间的绝缘膜FIF彼此面对。

公开(公告)号：CN107068759A

公开(公告)日：2017-08-18

申请号：CN201710049202.9

申请日：2017-01-20

Applicant: 瑞萨电子株式会社

Inventor： 长濑仙一郎 ,  可知刚 ,  星野义典

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/7811 ,  H01L21/26513 ,  H01L21/26586 ,  H01L29/0634 ,  H01L29/1095 ,  H01L29/401 ,  H01L29/404 ,  H01L29/407 ,  H01L29/408 ,  H01L29/66734 ,  H01L29/7813 ,  H01L29/7802

Abstract: 本发明涉及一种半导体器件及其制造方法。提供了配备有具有改善的耐压并且能够减小绝缘栅场效应晶体管部分截止时的浪涌电压的缓冲器部分的半导体器件。缓冲器半导体区中的第一导电类型杂质的浓度大于漂移层中的第一导电类型杂质的浓度。缓冲器绝缘膜的在缓冲器半导体区和缓冲器电极之间的厚度大于栅绝缘膜的在栅电极和体区之间的厚度。

公开(公告)号：CN107068759B

公开(公告)日：2021-08-10

申请号：CN201710049202.9

申请日：2017-01-20

Applicant: 瑞萨电子株式会社

Inventor： 长濑仙一郎 ,  可知刚 ,  星野义典

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明涉及一种半导体器件及其制造方法。提供了配备有具有改善的耐压并且能够减小绝缘栅场效应晶体管部分截止时的浪涌电压的缓冲器部分的半导体器件。缓冲器半导体区中的第一导电类型杂质的浓度大于漂移层中的第一导电类型杂质的浓度。缓冲器绝缘膜的在缓冲器半导体区和缓冲器电极之间的厚度大于栅绝缘膜的在栅电极和体区之间的厚度。

公开(公告)号：CN107623025A

公开(公告)日：2018-01-23

申请号：CN201710545199.X

申请日：2017-07-06

Applicant: 瑞萨电子株式会社

Inventor： 可知刚 ,  星野义典 ,  长濑仙一郎

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336

CPC classification number: H01L21/76237 ,  H01L21/26586 ,  H01L29/0688 ,  H01L29/0696 ,  H01L29/157 ,  H01L29/158 ,  H01L29/4236 ,  H01L29/7397 ,  H01L29/7813

Abstract: 本文提供了半导体器件及其制造方法，可防止元件的破坏，其中，杂质量的控制不易受到制造工艺的变化的影响。半导体衬底具有前表面并且包括从所述前表面向所述衬底的内部延伸的孔部。在所述半导体衬底中形成n型区域。在所述孔部的壁表面上形成p型区域以与n型区域构成p-n结。每个p型区域包括形成于每个孔部的壁表面上的低浓度区域和高浓度区域。所述高浓度区域沿着所述孔部的壁表面的宽度自所述前表面朝向更深的位置变小。

公开(公告)号：CN115642172A

公开(公告)日：2023-01-24

申请号：CN202210707839.3

申请日：2022-06-21

Applicant: 瑞萨电子株式会社

Inventor： 真利子岳比郎 ,  冈本康宏 ,  长濑仙一郎

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/66 ,  H01L21/336

Abstract: 在处于晶圆状态的半导体设备中，元件区域和划线区域被限定在半导体衬底的一个主表面中。在元件区域中，垂直MOS晶体管形成为半导体元件。在划线区域中，限定了n型列区域和p型列区域。n型列电阻器形成在n型列区域中。p型列电阻器形成在p型列区域中。

公开(公告)号：CN107623025B

公开(公告)日：2022-02-22

申请号：CN201710545199.X

申请日：2017-07-06

Applicant: 瑞萨电子株式会社

Inventor： 可知刚 ,  星野义典 ,  长濑仙一郎

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336

Abstract: 本文提供了半导体器件及其制造方法，可防止元件的破坏，其中，杂质量的控制不易受到制造工艺的变化的影响。半导体衬底具有前表面并且包括从所述前表面向所述衬底的内部延伸的孔部。在所述半导体衬底中形成n型区域。在所述孔部的壁表面上形成p型区域以与n型区域构成p‑n结。每个p型区域包括形成于每个孔部的壁表面上的低浓度区域和高浓度区域。所述高浓度区域沿着所述孔部的壁表面的宽度自所述前表面朝向更深的位置变小。