公开(公告)号：CN107623025A

公开(公告)日：2018-01-23

申请号：CN201710545199.X

申请日：2017-07-06

Applicant: 瑞萨电子株式会社

Inventor： 可知刚 ,  星野义典 ,  长濑仙一郎

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336

CPC classification number: H01L21/76237 ,  H01L21/26586 ,  H01L29/0688 ,  H01L29/0696 ,  H01L29/157 ,  H01L29/158 ,  H01L29/4236 ,  H01L29/7397 ,  H01L29/7813

Abstract: 本文提供了半导体器件及其制造方法，可防止元件的破坏，其中，杂质量的控制不易受到制造工艺的变化的影响。半导体衬底具有前表面并且包括从所述前表面向所述衬底的内部延伸的孔部。在所述半导体衬底中形成n型区域。在所述孔部的壁表面上形成p型区域以与n型区域构成p-n结。每个p型区域包括形成于每个孔部的壁表面上的低浓度区域和高浓度区域。所述高浓度区域沿着所述孔部的壁表面的宽度自所述前表面朝向更深的位置变小。

公开(公告)号：CN105280760A

公开(公告)日：2016-01-27

申请号：CN201410649822.2

申请日：2014-11-14

Applicant: 张宇辰

Inventor： 张宇辰

IPC: H01L33/00 ,  H01L33/04 ,  H01L33/12

CPC classification number: H01L29/127 ,  B82Y20/00 ,  H01L21/02395 ,  H01L21/02463 ,  H01L21/02507 ,  H01L21/02513 ,  H01L21/02546 ,  H01L21/0259 ,  H01L21/02631 ,  H01L29/0665 ,  H01L29/155 ,  H01L29/157 ,  H01L29/20 ,  H01L29/2003 ,  H01L29/207 ,  H01L31/035218 ,  H01L33/0062 ,  H01L33/04 ,  H01L33/06 ,  H01L33/12 ,  H01L33/30 ,  H01L33/305 ,  H01L33/32 ,  H01L33/325 ,  Y02E10/544

Abstract: 本发明涉及零维电子器件及其制造方法。一种半导体器件，包括基底和量子点，其中，当在4开尔文的温度下测量所述半导体器件时，量子点的峰值发射的半高宽(FWHM)小于20毫电子伏特。

公开(公告)号：CN104380471A

公开(公告)日：2015-02-25

申请号：CN201380031045.9

申请日：2013-06-06

Applicant: 株式会社电装 ,  丰田自动车株式会社

Inventor： 杉本雅裕 ,  高谷秀史 ,  添野明高 ,  森本淳 ,  竹内有一 ,  铃木巨裕 ,  副岛成雅 ,  渡边行彦

IPC: H01L29/78 ,  H01L21/28 ,  H01L21/336 ,  H01L27/04 ,  H01L29/06 ,  H01L29/12 ,  H01L29/47 ,  H01L29/861 ,  H01L29/868 ,  H01L29/872

CPC classification number: H01L29/7811 ,  H01L21/046 ,  H01L21/0475 ,  H01L21/30604 ,  H01L21/308 ,  H01L21/761 ,  H01L21/8213 ,  H01L29/0615 ,  H01L29/063 ,  H01L29/0634 ,  H01L29/0661 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/157 ,  H01L29/158 ,  H01L29/1608 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/66068 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7806 ,  H01L29/7813 ,  H01L29/861 ,  H01L29/872

Abstract: SiC半导体装置具备以埋入沟槽(5a)内的方式具有低浓度区域(5b)和高浓度区域(5c)的p型区域(5)，该沟槽(5a)形成在单元区域中，由低浓度区域(5b)构成p型柱，并且由高浓度区域(5c)构成p+型深层。由此，能够由基于低浓度区域(5b)的p型柱和基于n型漂移层(2)的n型柱构成SJ构造，所以实现了导通电阻的降低。此外，通过基于高浓度区域(5c)的p+型深层在截止时阻断漏极电位，所以能够缓和对栅极绝缘膜(8)施加的电场，能够防止栅极绝缘膜(8)被破坏。因此，SiC半导体装置能够实现降低导通电阻和防止栅极绝缘膜(8)破坏这双方。

公开(公告)号：CN103426909B

公开(公告)日：2016-04-13

申请号：CN201210279823.3

申请日：2012-08-07

Applicant: 英飞凌科技股份有限公司

Inventor： 弗朗茨·约瑟夫·尼德尔诺什特海德 ,  汉斯-约阿希姆·舒尔茨 ,  斯特凡·福斯

IPC: H01L29/06 ,  H01L29/739 ,  H01L29/78

CPC classification number: H01L29/157 ,  H01L29/08 ,  H01L29/10 ,  H01L29/1095 ,  H01L29/161 ,  H01L29/165 ,  H01L29/167 ,  H01L29/36 ,  H01L29/7393 ,  H01L29/7395 ,  H01L29/74 ,  H01L29/861

Abstract: 一种半导体器件，包括具有第一半导体材料的第一半导体区。半导体器件进一步包括与第一半导体区邻接的第二半导体区。第二半导体区包括不同于第一半导体材料的第二半导体材料。半导体器件进一步包括第一半导体区中的漂移或基极区。半导体器件进一步包括第二半导体区中的发射极区。第二半导体区包括至少一种深能级掺杂剂。该至少一种深能级掺杂剂的溶解度在第二半导体区高于第一半导体区。

公开(公告)号：CN104425584A

公开(公告)日：2015-03-18

申请号：CN201410347680.4

申请日：2014-07-21

Applicant: 富士通株式会社

Inventor： 小谷淳二 ,  中村哲一

IPC: H01L29/778 ,  H01L29/15

CPC classification number: H01L29/7783 ,  H01L21/02381 ,  H01L21/02458 ,  H01L21/02507 ,  H01L21/0254 ,  H01L21/02579 ,  H01L21/02581 ,  H01L21/0262 ,  H01L29/1075 ,  H01L29/151 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/207 ,  H01L29/66431 ,  H01L29/66462 ,  H01L29/7786 ,  H01L2224/0603 ,  H01L2224/48247 ,  H01L2224/48257 ,  H01L2224/48472 ,  H01L2224/4903 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L29/778 ,  H01L29/155 ,  H01L29/157

Abstract: 本发明涉及半导体装置。根据本发明的半导体装置包括：在衬底上形成的超晶格缓冲层。在超晶格缓冲层上由氮化物半导体形成第一半导体层。在第一半导体层上由氮化物半导体形成第二半导体层。在第二半导体层上形成栅极电极、源极电极和漏极电极。通过交替地和周期性地层叠第一超晶格形成层和第二超晶格形成层来形成超晶格缓冲层。第一超晶格形成层由AlxGa1-xN形成而第二超晶格形成层由AlyGa1-yN形成，其中满足关系x>y。掺杂到部分或全部第二超晶格形成层中的用作受主的杂质元素的浓度高于掺杂到第一超晶格形成层中的用作受主的杂质元素的浓度。

公开(公告)号：CN104347689A

公开(公告)日：2015-02-11

申请号：CN201410348222.2

申请日：2014-07-22

Applicant: 万国半导体股份有限公司

Inventor： 胡军

IPC: H01L29/423 ,  H01L29/739 ,  H01L21/331

CPC classification number: H01L29/7397 ,  H01L29/1095 ,  H01L29/157 ,  H01L29/66348

Abstract: 本发明提出了一种含有衬底的IGBT器件，其中衬底包括一个第一导电类型的半导体底层和一个第二导电类型的半导体底层，至少一个第一栅极形成在衬底上方的相应的第一沟槽中，至少一个第二栅极形成在衬底上方的第二沟槽中。栅极绝缘物形成在第一和第二沟槽的每个侧面，并用多晶硅填充第一和第二沟槽。第二沟槽垂直延伸到比至少一个第一沟槽更深的地方。IGBT器件还包括一个第二导电类型的本体区，在至少一个第一栅极和/或第二栅极之间，至少一个堆栈层在至少一个第一栅极的底部和半导体顶层的顶部之间。至少一个堆栈层包括一个第二导电类型的浮动本体区，在第一导电类型的浮动本体区上方。

公开(公告)号：CN100517568C

公开(公告)日：2009-07-22

申请号：CN200510007598.8

申请日：2005-02-17

Applicant: 威乐斯半导体公司

Inventor： 米兰·波夫里斯蒂克 ,  米歇尔·墨菲 ,  理查德·A·斯托 ,  布里安·S·谢尔顿 ,  刘林林 ,  亚历克斯·D·塞鲁奇

IPC: H01L21/02 ,  H01L21/329 ,  H01L33/00 ,  H01S5/00

CPC classification number: H01L29/452 ,  H01L29/157 ,  H01L29/2003 ,  H01L29/475 ,  H01L29/7787 ,  H01L29/872

Abstract: 本发明涉及一种通过使用调节掺杂在另一层的顶上形成掺杂与未掺杂的氮化物半导体材料交替式子层(alternating sub-layer)而形成的可重复的和均匀的低掺杂层。由安置于一个更高掺杂的氮化物半导体层的顶上的该种低掺杂氮化物半导体层形成一肖特基二极管。所得装置具有受正向偏压时的低导通电阻及受反向偏压时的高击穿电压。

公开(公告)号：CN107810549A

公开(公告)日：2018-03-16

申请号：CN201680036083.7

申请日：2016-05-13

Applicant: 阿托梅拉公司

Inventor： R·J·梅尔斯 ,  武内英树

IPC: H01L21/8234 ,  H01L27/088 ,  H01L29/10 ,  H01L29/15 ,  H01L29/78 ,  H01L21/8238 ,  H01L27/092

CPC classification number: H01L29/157 ,  H01L21/823412 ,  H01L21/823493 ,  H01L21/823807 ,  H01L21/823892 ,  H01L27/088 ,  H01L27/092 ,  H01L27/0922 ,  H01L29/0638 ,  H01L29/1045 ,  H01L29/105 ,  H01L29/1054 ,  H01L29/1083 ,  H01L29/152 ,  H01L29/155 ,  H01L29/158 ,  H01L29/42384 ,  H01L29/66537 ,  H01L29/7833

Abstract: 半导体装置可以包括半导体衬底和在半导体衬底上的多个场效应晶体管(FET)。每个FET可以包括：栅极；在栅极的相对侧上的间隔开的源极区和漏极区；垂直堆叠的上超晶格层和下超晶格层以及在源极区和漏极区之间的上超晶格层和下超晶格层之间的体半导体层；以及晕圈注入部，具有垂直限制在上超晶格和下超晶格之间的体半导体层中的峰值浓度。

公开(公告)号：CN107771355A

公开(公告)日：2018-03-06

申请号：CN201680036091.1

申请日：2016-05-13

Applicant: 阿托梅拉公司

Inventor： R·J·梅尔斯 ,  武内英树

IPC: H01L27/088 ,  H01L27/092 ,  H01L29/06 ,  H01L29/10 ,  H01L29/15 ,  H01L29/423 ,  H01L29/66 ,  H01L29/78 ,  H01L21/8234 ,  H01L21/8238

CPC classification number: H01L29/157 ,  H01L21/823412 ,  H01L21/823493 ,  H01L21/823807 ,  H01L21/823892 ,  H01L27/088 ,  H01L27/092 ,  H01L27/0922 ,  H01L29/0638 ,  H01L29/1045 ,  H01L29/105 ,  H01L29/1054 ,  H01L29/1083 ,  H01L29/152 ,  H01L29/155 ,  H01L29/158 ,  H01L29/42384 ,  H01L29/66537 ,  H01L29/7833

Abstract: 半导体装置可以包括半导体衬底和具有第一操作电压的第一晶体管。每个第一晶体管可以包括半导体衬底中的第一穿通停止(PTS)层和第一沟道，并且第一PTS层可以在第一沟道下方的第一深度处。该半导体装置可以进一步包括具有高于第一操作电压的第二操作电压的第二晶体管。每个第二晶体管可以包括半导体衬底中的第二PTS层和第二沟道，并且第二PTS层在第二沟道下方的大于第一深度的第二深度处。此外，第一沟道可以包括第一超晶格并且第二沟道可以包括第二超晶格。

公开(公告)号：CN104380471B

公开(公告)日：2017-10-27

申请号：CN201380031045.9

申请日：2013-06-06

Applicant: 株式会社电装 ,  丰田自动车株式会社

Inventor： 杉本雅裕 ,  高谷秀史 ,  添野明高 ,  森本淳 ,  竹内有一 ,  铃木巨裕 ,  副岛成雅 ,  渡边行彦

IPC: H01L29/78 ,  H01L21/28 ,  H01L21/336 ,  H01L27/04 ,  H01L29/06 ,  H01L29/12 ,  H01L29/47 ,  H01L29/861 ,  H01L29/868 ,  H01L29/872

CPC classification number: H01L29/7811 ,  H01L21/046 ,  H01L21/0475 ,  H01L21/30604 ,  H01L21/308 ,  H01L21/761 ,  H01L21/8213 ,  H01L29/0615 ,  H01L29/063 ,  H01L29/0634 ,  H01L29/0661 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/157 ,  H01L29/158 ,  H01L29/1608 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/66068 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7806 ,  H01L29/7813 ,  H01L29/861 ,  H01L29/872

Abstract: SiC半导体装置具备以埋入沟槽(5a)内的方式具有低浓度区域(5b)和高浓度区域(5c)的p型区域(5)，该沟槽(5a)形成在单元区域中，由低浓度区域(5b)构成p型柱，并且由高浓度区域(5c)构成p+型深层。由此，能够由基于低浓度区域(5b)的p型柱和基于n型漂移层(2)的n型柱构成SJ构造，所以实现了导通电阻的降低。此外，通过基于高浓度区域(5c)的p+型深层在截止时阻断漏极电位，所以能够缓和对栅极绝缘膜(8)施加的电场，能够防止栅极绝缘膜(8)被破坏。因此，SiC半导体装置能够实现降低导通电阻和防止栅极绝缘膜(8)破坏这双方。