公开(公告)号：CN106783849B

公开(公告)日：2019-07-02

申请号：CN201611034190.4

申请日：2016-11-16

申请人： 丰田自动车株式会社

发明人： 平林康弘

IPC分类号： H01L27/06

CPC分类号： H01L27/0635 ,  H01L27/0727 ,  H01L29/0696 ,  H01L29/407 ,  H01L29/423 ,  H01L29/4238 ,  H01L29/7391 ,  H01L29/7397 ,  H01L29/87

摘要： 一种半导体器件，包括半导体基板，所述半导体基板在第一表面上包括第一沟槽以及连结到每个第一沟槽的第二沟槽。所述半导体基板包括：p型端部层，其从第一表面延伸到比每个第一沟槽在第二表面侧的端部更靠近半导体基板的第二表面的位置，并且在第一表面的平面视图中包括每个第一沟槽的纵向端部；第一p型层，其设置在相邻的第一沟槽之间的区域中，并且接触设在第一表面上的第一电极；n型阻挡层；第二p型层。第二沟槽使p型端部层与第一p型层及第二p型层分离。

公开(公告)号：CN105702676B

公开(公告)日：2019-05-14

申请号：CN201510826873.2

申请日：2015-11-25

申请人： 万国半导体股份有限公司

发明人： 马督儿·博德 ,  雷燮光 ,  哈姆扎·依玛兹 ,  金钟五 ,  伍时谦

IPC分类号： H01L27/06 ,  H01L29/08 ,  H01L29/417 ,  H01L29/423 ,  H01L21/822 ,  H01L21/28

CPC分类号： H01L29/66734 ,  H01L29/0619 ,  H01L29/0623 ,  H01L29/0696 ,  H01L29/086 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/36 ,  H01L29/407 ,  H01L29/41766 ,  H01L29/42356 ,  H01L29/4236 ,  H01L29/4238 ,  H01L29/66492 ,  H01L29/66666 ,  H01L29/7806 ,  H01L29/7813 ,  H01L29/7828 ,  H01L29/872 ,  H01L29/8725

摘要： 本发明涉及一种与MOSFET集成的增强型耗尽积累/反转通道器件，包含：多个栅极沟槽形成在半导体衬底上方的一个第一导电类型的外延区中；一个或多个接触沟槽形成在外延区中，每个接触沟槽都在两个邻近的栅极沟槽之间；一个或多个第一导电类型的源极区形成在接触沟槽和栅极沟槽之间的外延区顶部；势垒金属形成在每个接触沟槽内；每个栅极沟槽都用导电材料基本填满，导电材料与沟槽壁被一层电介质材料隔开，形成栅极；一个导电类型与第一导电类型相反的重掺杂阱区，位于每个接触沟槽底部附近的外延区中。阱区和栅极沟槽之间的水平宽度约为0.05μm至0.2μm。

公开(公告)号：CN105047697B

公开(公告)日：2019-03-15

申请号：CN201510155606.7

申请日：2015-04-02

申请人： 万国半导体股份有限公司

发明人： 李亦衡 ,  雷燮光 ,  金钟五 ,  常虹 ,  马督儿·博德 ,  管灵鹏 ,  哈姆扎·耶尔马兹

IPC分类号： H01L29/40 ,  H01L21/28 ,  H01L21/336

CPC分类号： H01L29/407 ,  H01L21/28008 ,  H01L21/28114 ,  H01L27/0255 ,  H01L27/0266 ,  H01L29/401 ,  H01L29/4236 ,  H01L29/42364 ,  H01L29/42376 ,  H01L29/66666 ,  H01L29/66734 ,  H01L29/7803 ,  H01L29/7813 ,  H01L29/7827

摘要： 一种通过功率MOSFET的分裂栅极中的贯穿多晶硅接头实现分裂多晶硅连接。本发明提出了一种在分裂栅极沟槽晶体管器件中的接触结构，用于连接沟槽内的顶部电极和底部电极。包括一个半导体衬底以及形成在半导体衬底中的一个或多个沟槽。沿沟槽内部侧壁，沟槽内衬绝缘材料。在每个沟槽底部都有一个底部电极，在每个沟槽顶部都有一个顶部电极。底部电极和顶部电极通过绝缘材料分隔开。用导电材料填充的接触结构形成在器件有源区以外的区域中的每个沟槽中，以便连接顶部电极和底部电极。

公开(公告)号：CN106030797B

公开(公告)日：2019-03-12

申请号：CN201480075282.X

申请日：2014-09-08

申请人： 丰田自动车株式会社

发明人： 木村圭佑 ,  龟山悟

IPC分类号： H01L27/04 ,  H01L21/336 ,  H01L29/739 ,  H01L29/78

CPC分类号： H01L29/7397 ,  H01L29/0649 ,  H01L29/0834 ,  H01L29/407 ,  H01L29/861

摘要： 本发明提供一种半导体装置，所述半导体装置具有形成有IGBT的主IGBT区、形成有二极管的主二极管区、形成有IGBT的感测IGBT区、和形成有二极管的感测二极管区。体区与阳极区之间的间隔长于二者之间的n型区的移动率与寿命的乘积。阳极区与集电区之间的间隔长于二者之间的n型区的移动率与寿命的乘积。集电区的端部与体区之间的间隔长于二者之间的n型区的移动率与寿命的乘积。

公开(公告)号：CN108695393A

公开(公告)日：2018-10-23

申请号：CN201810294405.9

申请日：2018-03-30

申请人： 英飞凌科技股份有限公司

发明人： K-H.巴赫 ,  C.卡姆彭 ,  D.科茨 ,  A.迈泽 ,  A.C.G.伍德 ,  M.聪德尔

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L29/41

CPC分类号： H01L29/0619 ,  H01L21/26586 ,  H01L21/266 ,  H01L29/0615 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/36 ,  H01L29/407 ,  H01L29/66734 ,  H01L29/7811 ,  H01L29/7813 ,  H01L29/78 ,  H01L29/06 ,  H01L29/41

摘要： 本发明公开了包括沟槽结构中的场电极和栅电极的半导体器件及制造方法。一种半导体器件，包括半导体主体，所述半导体主体包括第一导电类型的半导体衬底和在所述半导体衬底上的第一导电类型的半导体层。沟槽结构从第一表面延伸到半导体主体中。沟槽结构包括栅电极和布置在栅电极与沟槽结构的底部侧之间的至少一个场电极。第二导电类型的主体区邻接沟槽结构。主体区从晶体管单元区域横向延伸到边缘末端区域中。pn结位于主体区和半导体层之间。主体区和半导体层中的至少一个在边缘末端区域中的pn结的横向端部处的掺杂浓度，与所述主体区和半导体层中的至少一个在晶体管单元区域中的pn结处的掺杂浓度相比下降。

公开(公告)号：CN108695379A

公开(公告)日：2018-10-23

申请号：CN201810217491.3

申请日：2018-03-16

申请人： 万国半导体(开曼)股份有限公司

发明人： 雪克·玛力卡勒强斯瓦密 ,  史宁

IPC分类号： H01L29/10 ,  H01L29/06 ,  H01L29/732

CPC分类号： H01L27/0259 ,  H01L29/0623 ,  H01L29/0649 ,  H01L29/0688 ,  H01L29/0804 ,  H01L29/0821 ,  H01L29/1004 ,  H01L29/1095 ,  H01L29/36 ,  H01L29/404 ,  H01L29/407 ,  H01L29/732 ,  H01L29/7327 ,  H01L29/861 ,  H02H9/005 ,  H02H9/046 ,  H01L29/7325 ,  H01L29/0638

摘要： 本发明提供一种高浪涌双向瞬态电压抑制器。将一种瞬态电压抑制器（TVS）配置成一个NPN双极晶体管，包括单独优化的集电极‑基极和发射极‑基极结，都带有雪崩模式击穿。TVS器件利用一个含有轻掺杂基极区的基极制成，基极区的边界由一对较重掺杂的基极区构成。两个更加重掺杂的基极区用于构成集电极‑基极结和发射极‑基极结，都作为雪崩击穿结。集电极‑基极和发射极‑基极掺杂区之间的轻掺杂基极区确保TVS器件中的低漏电流。在这种情况下，本发明所述的TVS双极晶体管提供带有鲁棒钳位的高浪涌保护，同时确保低漏电流。

公开(公告)号：CN104052458B

公开(公告)日：2018-08-03

申请号：CN201410054781.2

申请日：2014-02-18

申请人： 万国半导体股份有限公司

发明人： 雷燮光 ,  潘继

IPC分类号： H03K19/0185

CPC分类号： H01L27/0629 ,  H01L28/20 ,  H01L29/407 ,  H01L29/66181 ,  H01L29/66666 ,  H01L29/7803 ,  H01L29/7811 ,  H01L29/7813 ,  H01L29/8605 ,  H01L29/94 ,  H02M1/34 ,  H02M2001/348

摘要： 本发明的各个方面提出了一种具有缓冲电路的MOSFET器件。缓冲电路包括一个或多个带有动态可控电阻的电阻器，由开关时一个或多个MOSFET结构的栅极和/或漏极电势的变化控制。要强调的是，本摘要必须使研究人员或其他读者快速掌握技术说明书的主旨内容，本摘要符合以上要求。应明确，本摘要将不用于解释或局限权利要求书的范围或意图。

公开(公告)号：CN108305893A

公开(公告)日：2018-07-20

申请号：CN201711459035.1

申请日：2014-09-19

申请人： 三垦电气株式会社

发明人： 小川嘉寿子 ,  川尻智司

IPC分类号： H01L29/06 ,  H01L29/40 ,  H01L29/423 ,  H01L29/739 ,  H01L29/10 ,  H01L29/417

CPC分类号： H01L29/7397 ,  H01L29/0619 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/407 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/42376

摘要： 本发明提供一种半导体装置，其为沟槽栅型半导体装置，能够充分消除耐压与通态电压的折中，还能够降低反馈电容。半导体装置具有：半导体基板，其层叠有第一半导体区域、第二半导体区域、第三半导体区域、以及第四半导体区域；绝缘膜，其配置于从第四半导体区域的上表面延伸并贯通第四半导体区域以及第三半导体区域而到达第二半导体区域的槽的内壁上；控制电极，其在槽的侧面与第三半导体区域的侧面对置地配置于绝缘膜上；第一主电极，其与第一半导体区域电连接；第二主电极，其与第三半导体区域以及第四半导体区域电连接；以及底面电极，其在槽的底面与控制电极间隔开地配置于绝缘膜之上，并与第二主电极电连接，在俯视观察时，槽在延伸方向上的长度在槽的宽度以上，且槽的宽度比相邻的槽之间的间隔大。

公开(公告)号：CN108281487A

公开(公告)日：2018-07-13

申请号：CN201810182957.0

申请日：2014-09-29

申请人： 英飞凌科技股份有限公司

发明人： J·G·拉文 ,  H-J·舒尔策 ,  R·巴布斯克

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC分类号： H01L27/0623 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0684 ,  H01L29/0696 ,  H01L29/0834 ,  H01L29/1033 ,  H01L29/407 ,  H01L29/41708 ,  H01L29/4236 ,  H01L29/42364 ,  H01L29/66325 ,  H01L29/6634 ,  H01L29/66348 ,  H01L29/7393 ,  H01L29/7396 ,  H01L29/7397

摘要： 一种半导体器件包括绝缘栅极双极晶体管(IGBT)设置。IGBT设置包括侧向设置在单元区域与敏感区域之间的载流子限制减小区域。配置或形成IGBT设置以使得单元区域在IGBT设置的导通状态下具有自由电荷载流子的第一平均密度，载流子限制减小区域在IGBT设置的导通状态下具有自由电荷载流子的第二平均密度，以及敏感区域在IGBT设置的导通状态下具有自由电荷载流子的第三平均密度。自由电荷载流子的第一平均密度大于自由电荷载流子的第二平均密度，并且自由电荷载流子的第二平均密度大于自由电荷载流子的第三平均密度。

公开(公告)号：CN108281479A

公开(公告)日：2018-07-13

申请号：CN201710011800.7

申请日：2017-01-06

申请人： 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

发明人： 周飞

IPC分类号： H01L29/06 ,  H01L29/78 ,  H01L21/336

CPC分类号： H01L29/7825 ,  H01L29/0649 ,  H01L29/407 ,  H01L29/66689 ,  H01L29/66704 ,  H01L29/7823 ,  H01L29/7848 ,  H01L29/7853 ,  H01L29/7856

摘要： 一种半导体结构及其形成方法，形成方法包括：形成基底，基底内具有相邻接的第一阱区和第二阱区；在第二阱区内形成第一隔离层，第一隔离层将第二阱区分为靠近第一阱区的第一区域、第二区域以及第三区域；形成栅极结构和第一掩膜栅结构；在栅极结构露出的第一阱区内和第一掩膜栅结构露出的第二阱区第二区域内分别形成源漏掺杂区。本发明技术方案能够延长第二阱区内源漏掺杂区与第一阱区内源漏掺杂区之间的距离，有利于延长所形成半导体结构源区与漏区之间的距离，延长半导体结构沟道导通后电流通道的长度，有利于提高半导体结构的耐压性能。