公开(公告)号：CN106920842A

公开(公告)日：2017-07-04

申请号：CN201710328752.4

申请日：2017-05-11

申请人： 电子科技大学 ,  电子科技大学广东电子信息工程研究院

发明人： 罗小蓉 ,  孙涛 ,  黄琳华 ,  邓高强 ,  刘庆 ,  魏杰 ,  欧阳东法 ,  周坤 ,  张波

IPC分类号： H01L29/739

CPC分类号： H01L29/7394

摘要： 本发明属于功率半导体技术领域，涉及一种具有载流子存储层的槽型SOI LIGBT。本发明相对于传统结构，具有以下几个特点：一、具有高浓度的载流子存储层，其在正向导通时起阻挡空穴的作用，使界面附近的空穴浓度增大，根据电中性原理，更多的电子注入漂移区，电导调制效应增强，进而降低器件的正向导通压降。同时，引入介质槽，在物理上阻挡空穴被阴极收集，起到进一步降低正向导通压降的作用，更重要的是，在正向阻断时起到辅助耗尽载流子存储层的作用，使得在高浓度载流子存储层的情况下器件保持高耐压；二、采用三栅结构，提高沟道密度；三、三栅结构与介质槽可以同时制作，无需额外的工艺步骤。

公开(公告)号：CN103268890B

公开(公告)日：2015-08-19

申请号：CN201310202668.X

申请日：2013-05-28

申请人： 电子科技大学 ,  东莞电子科技大学电子信息工程研究院

发明人： 罗小蓉 ,  魏杰 ,  罗尹春 ,  范远航 ,  徐青 ,  范叶 ,  王骁玮 ,  周坤 ,  张彦辉 ,  尹超 ,  张波 ,  李肇基

IPC分类号： H01L29/78 ,  H01L29/40

摘要： 一种具有结型场板的功率LDMOS器件，属于功率半导体器件技术领域。本发明在常规LDMOS器件的衬底中形成与衬底掺杂类型相反的埋层，在器件漂移区表面形成由PN结构成的结型场板。本发明利用结型场板中PN结电场分布调制器件表面电场，使器件表面电场分布更加均匀，能有效避免金属场板末端电场尖峰的不足，提高器件的击穿特性；反向阻断状态下，结型场板对漂移区有辅助耗尽作用，能大幅提高漂移区掺杂水平，降低器件导通电阻；同时，结型场板中PN结反向偏置时反向电流小，有利降低场板中的泄漏电流，衬底中的埋层能有效提高器件耐压特性。本发明的器件具有高压、低功耗、低成本与易集成的特点，适用于功率集成电路与射频功率集成电路。

公开(公告)号：CN103325835B

公开(公告)日：2015-10-21

申请号：CN201310202568.7

申请日：2013-05-28

申请人： 电子科技大学 ,  东莞电子科技大学电子信息工程研究院

发明人： 罗小蓉 ,  罗尹春 ,  范远航 ,  徐青 ,  魏杰 ,  范叶 ,  王骁玮 ,  周坤 ,  张彦辉 ,  尹超 ,  张波 ,  李肇基

IPC分类号： H01L29/78 ,  H01L29/423

摘要： 一种具有结型场板结构的SOI功率LDMOS器件，属于功率半导体器件技术领域。这种JFP SOI LDMOS器件采用PN结作为场板，并利用高K介质作为场板介质。一方面，结型场板的PN结电场调制器件表面电场，改善器件的电场分布，提高器件耐压；另一方面，在反向阻断状态时，结型场板辅助耗尽器件漂移区，使器件漂移区掺杂浓度大幅提高，从而降低导通电阻；高K介质用作场介质层，更有利于导通电阻和静态功耗的降低。与常规金属场板相比，结型场板技术还有效地避免了场板末端存在电场尖峰的缺陷；与多晶电阻场板相比，结型场板PN结势垒的存在能避免大的泄漏电流的产生。此外，本发明也与SOI CMOS电路具有很好的兼容性。

公开(公告)号：CN102751199B

公开(公告)日：2014-12-17

申请号：CN201210226462.6

申请日：2012-07-03

申请人： 电子科技大学 ,  东莞电子科技大学电子信息工程研究院

发明人： 罗小蓉 ,  王沛 ,  蔡金勇 ,  范叶 ,  王琦 ,  蒋永恒 ,  周坤 ,  魏杰 ,  罗尹春 ,  范远航 ,  王骁伟

IPC分类号： H01L21/336

摘要： 本发明公开了一种槽型半导体功率器件的制造方法，涉及半导体功率器件技术领域，通过刻蚀槽、采用各向异性外延技术生长填充槽形成第二半导体区、在第二半导体区顶部局部刻蚀形成窄且高浓度的n或p柱、填充绝缘介质以及平坦化，之后采用外延横向过生长形成体区等关键工艺步骤,具有以下优点：避免了沟槽的填充及平坦化、槽栅制作及平坦化对已形成的体区、体接触区以及源区产生的不利影响；槽栅底部与体区下界面平齐或低于体区下界面，从而提高器件耐压；不需要复杂的掩模，避免了小角度注入工艺对沟道区的影响；避免采用多次外延注入的方式形成超结以及所带来得晶格缺陷；大大降低了导通电阻。

公开(公告)号：CN106920842B

公开(公告)日：2023-03-28

申请号：CN201710328752.4

申请日：2017-05-11

申请人： 电子科技大学 ,  电子科技大学广东电子信息工程研究院

发明人： 罗小蓉 ,  孙涛 ,  黄琳华 ,  邓高强 ,  刘庆 ,  魏杰 ,  欧阳东法 ,  周坤 ,  张波

IPC分类号： H01L29/739

摘要： 本发明属于功率半导体技术领域，涉及一种具有载流子存储层的槽型SOI LIGBT。本发明相对于传统结构，具有以下几个特点：一、具有高浓度的载流子存储层，其在正向导通时起阻挡空穴的作用，使界面附近的空穴浓度增大，根据电中性原理，更多的电子注入漂移区，电导调制效应增强，进而降低器件的正向导通压降。同时，引入介质槽，在物理上阻挡空穴被阴极收集，起到进一步降低正向导通压降的作用，更重要的是，在正向阻断时起到辅助耗尽载流子存储层的作用，使得在高浓度载流子存储层的情况下器件保持高耐压；二、采用三栅结构，提高沟道密度；三、三栅结构与介质槽可以同时制作，无需额外的工艺步骤。

公开(公告)号：CN108810895A

公开(公告)日：2018-11-13

申请号：CN201810765096.9

申请日：2018-07-12

申请人： 西安电子科技大学

发明人： 刘乃安 ,  周坤 ,  谢江涛

IPC分类号： H04W12/06 ,  H04L29/06 ,  H04L9/32 ,  H04W12/02

CPC分类号： H04W12/06 ,  H04L9/3236 ,  H04L9/3239 ,  H04L9/3247 ,  H04L9/3249 ,  H04L9/3263 ,  H04L63/0442 ,  H04L63/0823 ,  H04W12/02

摘要： 本发明提出一种基于区块链的无线Mesh网络身份认证方法,包括：用户向可信第三方认证中心注册并获得数字证书；注册用户作为用户节点加入无线Mesh网络中，并选举出一定数量的分布式验证节点，将数字证书广播至验证节点，并保存在验证节点的区块链上；各验证节点将自身区块链上保存的信息广播至所有用户节点；用户节点之间通过公钥体系加密并传输信息；完成交易后，用户节点向分布式验证节点广播交易数据的HASH值；各分布式验证节点对HASH值加上时间戳，得到交易信息，并将该交易信息保存在各分布式验证节点的区块链上。本发明通过将数字证书及交易信息存储在区块链上，从而有效解决了信息泄露，网络诈骗，保证了数据安全。

公开(公告)号：CN105552109B

公开(公告)日：2018-04-13

申请号：CN201510936970.7

申请日：2015-12-15

申请人： 电子科技大学

发明人： 罗小蓉 ,  阮新亮 ,  周坤 ,  邓高强 ,  魏杰 ,  吴俊峰 ,  邓思宇 ,  张波

IPC分类号： H01L29/06 ,  H01L29/739

摘要： 本发明属于半导体技术领域，具体的说涉及一种SA‑LIGBT。本发明的主要方案为，本发明中的N型阱区内部P+阳极区和N+阳极区，且P+阳极区和N+阳极区分别由多列沿器件横向方向相互平行的P+阳极子区和N+阳极子区构成，同时沿器件纵向方向均为分段式结构；同时，P+阳极区和N+阳极区下方接触有P型埋层。在器件正向导通初期处于单极模式时，P型埋层和P+阳极区形成电子阻挡层，它们可以阻碍从阴极发射过来的电子被N+阳极区收集，从而增大单极模式下P+阳极区和P型第一埋层与N型阱区或者N型高阻区构成的PN结的正向压降，使器件在较小的单极电流下就能进入双极模式，从而抑制snapback现象的出现。本发明的有益效果为，能有效抑制snapback现象，同时还能够提升器件的关态特性。

公开(公告)号：CN105161420B

公开(公告)日：2017-10-13

申请号：CN201510410002.2

申请日：2015-07-13

申请人： 电子科技大学

发明人： 罗小蓉 ,  刘建平 ,  张彦辉 ,  谭桥 ,  尹超 ,  周坤 ,  魏杰 ,  阮新亮 ,  李鹏程 ,  张波

IPC分类号： H01L21/336 ,  H01L29/04

摘要： 本发明属于半导体技术，具体的说是涉及一种槽型横向MOSFET器件的制造方法。本发明的方法主要为：通过刻蚀深槽、倾斜离子注入、高温退火、外延等工艺步骤，使注入的离子与硅反应形成U型介质层，同时在介质层表面仍保留有单晶硅层，接着在单晶硅层表面通过外延技术得到用于器件制造的单晶硅半导体层，提供器件有源区的单晶硅层，实现了一种槽型横向半导体器件的工艺制造。本发明的工艺有以下优点：本发明可以在介质层薄膜上得到单晶硅材料，避免了多晶硅作为有源区带来的泄漏电流大、击穿电压低以及工艺重复性差等不足。

公开(公告)号：CN105336738A

公开(公告)日：2016-02-17

申请号：CN201510937715.4

申请日：2015-12-15

申请人： 电子科技大学

发明人： 罗小蓉 ,  阮新亮 ,  周坤 ,  邓高强 ,  魏杰 ,  马达 ,  孙涛 ,  张波

IPC分类号： H01L27/082

CPC分类号： H01L27/0823

摘要： 本发明属于半导体技术领域，具体的说涉及一种SA-LIGBT。本发明的主要方案为，本发明中的N型阱区内部有沿器件横向方向平行的P+阳极区和N+阳极区，且P+阳极区和N+阳极区沿器件纵向方向为分段式结构；同时，P+阳极区和N+阳极区下方接触有P型埋层，因此所形成的阳极具有两个电子阻挡层即P型埋层和P+阳极区。在器件正向导通初期处于单极模式时，两个电子阻挡层可以阻碍从阴极发射过来的电子被N+阳极区收集，从而增大单极模式下P+阳极区和P型第一埋层与N型阱区或者N型高阻区构成的PN结的正向压降，使器件在较小的单极电流下就能进入双极模式，从而抑制snapback现象的出现。本发明的有益效果为，能有效抑制snapback现象，同时还能够提升器件的关态特性。

公开(公告)号：CN103441147B

公开(公告)日：2016-01-20

申请号：CN201310346866.3

申请日：2013-08-09

申请人： 电子科技大学

发明人： 罗小蓉 ,  王骁玮 ,  范叶 ,  范远航 ,  尹超 ,  魏杰 ,  蔡金勇 ,  周坤 ,  张彦辉 ,  张波 ,  李肇基

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L29/10 ,  H01L29/423

摘要： 一种横向SOI功率半导体器件，属于功率半导体器件技术领域。器件元胞结构包括衬底、绝缘介质层及绝缘介质层上方的器件有源层，器件有源层包括源区、漏区、栅和漂移区；其中源区和漏区之间的漂移区由两个平行于器件横向方向的第一半导体掺杂区中间夹一个第二半导体掺杂区形成三明治结构，其中第一半导体掺杂区的导电类型与源区结构中的第一导电类型半导体体区的导电类型不同；在两个第一半导体掺杂区的外侧面分别具有一层高k介质层。本发明能够缓解横向超结SOI功率半导体器件存在的衬底辅助耗尽效应，不存在超结功率半导体器件中需要考虑的超结结构的电荷平衡问题，具有更高的反向耐压性能和更低的正向导通电阻，且制作工艺难度和成本相对较低。