-
公开(公告)号：CN116185896A
公开(公告)日：2023-05-30
申请号：CN202310120595.3
申请日：2023-02-13
申请人： 电子科技大学
IPC分类号： G06F12/0862 , G06F12/1009 , G06F13/16
摘要： 本发明公开了一种基于预取表的自适应存储器快速访问方法，本发明属于半导体集成电路设计和制造技术领域。该发明在传统的存储器读写电路的基础上增加了地址步长判断器、优先级配置寄存器、预取表、预取控制器、命中判断器以及内部寄存器组等模块，通过预取表记录主从跳转地址对，并且加入预取逻辑，节约了存储器读写操作的访问时间，提高了存储器的访问速度，并且引入可配置手段实现优先级的可配置，即利用优先级适应不同的访问场景，提升了存储器的性能和通用性。
-
公开(公告)号：CN111427805B
公开(公告)日：2023-04-07
申请号：CN202010197761.6
申请日：2020-03-19
申请人： 电子科技大学
IPC分类号： G06F12/0882 , G06F12/1009
摘要： 本发明公开了一种基于页模式操作的存储器快速访问方法，本发明属于半导体集成电路设计和制造技术领域。该发明在传统的存储器读写电路的基础上增加内部寄存器组、地址比较与运算模块、页流水与位宽配置控制器等模块，通过对寄存器组访问的切换来实现数据在页模式流水操作下的读写访问，节约了存储器页模式读写操作的跨页访问时间，提高了存储器的访问速度，并且在页模式流水操作的基础上，通过引入可配置手段实现数据位宽的可配置，即在实现存储器访问速度提高的同时，还实现了存储器具备多种访问数据速率的可配置，且在多字节数据位宽访问时的数据速率比单字节访问时线性倍增，提升了存储器的性能和通用性。
-
公开(公告)号：CN115691599A
公开(公告)日：2023-02-03
申请号：CN202211405863.8
申请日：2022-11-10
申请人： 电子科技大学
摘要： 本发明属于集成电路设计技术领域，提出了一种新型链式铁电存储单元结构。该发明基于传统链式铁电存储单元，通过在传统链式铁电存储单元的选通NMOS管处加入互补PMOS管，形成了直接从位线到被选中铁电单元的通路，而不需要经过其他串联的MOS管，同时将板线PL置于链式铁电存储单元的中间处，减少寄生电容对板线电压带的影响。该方法降低了寄生效应带来的影响，提高了铁电存储单元的读出写入速度，铁电电容的极化强度以及提高了单元读出数据“1”的电压，降低了读出数据“0”的电压。
-
公开(公告)号：CN114706444A
公开(公告)日：2022-07-05
申请号：CN202210257905.1
申请日：2022-03-16
申请人： 电子科技大学
IPC分类号： G05F1/567
摘要： 本发明属于集成电路技术领域，具体为一种高电源抑制比、快速启动的带隙基准电路。本发明的带隙基准电路包括：预调节电路，用于提高电路电源噪声抑制比；使能电路，用于产生偏置电路和带隙基准核心电路的启动使能信号，通过正反馈电路结构加快整体电路的启动速度；偏置电路，用于为基准核心电路的放大器提供偏置电流，采用与电源无关的偏置结构；带隙基准核心电路，通过正负温度系数的电压补偿产生与温度无关的稳定电压。最后得到的带隙基准电路具有高电源抑制比、快速启动的优点，可为模拟集成电路设计提供稳定的基准电压，提高芯片的性能。
-
公开(公告)号：CN111769824B
公开(公告)日：2022-06-14
申请号：CN202010667700.1
申请日：2020-07-13
申请人： 电子科技大学
摘要： 本发明属于集成电路技术领域，提出了一种可配置延迟电路。一种可配置延迟单元，可包含：带使能端的配置电路1；可包含带使能端的配置电路2的延迟元件；可选择性地包含脉冲整形电路。一种包含有可配置延迟单元的可配置延迟模块，可包含：至少一个可配置延迟单元；可选择性地包含一个或若干不可配置延迟单元。一种包含有可配置延迟模块的延迟电路，可包含：至少一个可配置延迟模块；可选择性地包含p‑q译码模块；至少一个输出端口；可选择性地包含数据选择模块，数据选择模块有m+1个输入端口，n个输出端口；可选择性地包含若干个脉冲整形电路。
-
公开(公告)号：CN112541370A
公开(公告)日：2021-03-23
申请号：CN202011484527.8
申请日：2020-12-16
申请人： 电子科技大学
IPC分类号： G06K7/14
摘要： 一种基于FPGA的QR码位置探测图形定位方法，属于QR码图像识别领域。本发明采用了一种新型的压缩存储方法，只需要进行两次扫描就可以获得3个位置探测图形的所有信息，包括横坐标、纵坐标、行扫描长度、列扫描长度，在大幅度减少存储空间占用的同时，提升了算法执行效率。本发明提供的一种基于FPGA的QR码位置探测图形定位方法，与现有技术相比，占用存储空间更小，效率更高，通过采用参数化设计，使得当输入图像的尺寸发生改变或者需要对内部参数进行调整的时候，无需对代码做过多修改。
-
公开(公告)号：CN111769817A
公开(公告)日：2020-10-13
申请号：CN202010661756.6
申请日：2020-07-10
申请人： 电子科技大学
IPC分类号： H03H11/46
摘要： 本发明属于模拟集成电路领域，分别提供一种基于PMOS的上拉与下拉滤波电路，该电路适用于低功耗，同时存在电位抖动的上拉与下拉电路。具体涉及以下内容：利用截止的PMOS管的亚阈值电流和PN结反向电流对输入端进行充放电，实现滤波的功能。采用多级串联的PMOS管对输入端进行充放电，以增大充放电时间；利用宽长比小于1的PMOS管对输入端进行充放电，减小亚阈值电流，进而增大充放电时间；在下拉电路中，将PMOS管衬底连入输入端，利用反向的PN结电流对输入端进行放电，使PMOS具有下拉功能；增大整形电路中第一级反相器的宽长比，加长反相器的翻转时间。本发明的优点在于，能够在节省资源，降低功耗的基础上，使上拉与下拉电路具有强大的滤波能力。
-
公开(公告)号：CN111312309A
公开(公告)日：2020-06-19
申请号：CN202010025396.0
申请日：2020-01-10
申请人： 电子科技大学
IPC分类号： G11C11/22
摘要： 本发明属于铁电存储器技术领域，具体为提供一种能够提升铁电存储器读写次数的电路结构。本发明通过在铁电存储器外围控制电路中加入数据写入、读出缓存，计数器以及数据比较器等电路，对将要写入铁电存储阵列的数据与原始数据进行比对，根据比对结果判断是否要将新数据写入铁电存储阵列，以及是否要将写入的数据进行翻转。根据本专利提出的结构，每次写入时至少会有50％的存储单元不会被写入重复的数据，以此来增加铁电存储器的读写次数。
-
公开(公告)号：CN106707144A
公开(公告)日：2017-05-24
申请号：CN201710032461.0
申请日：2017-01-16
申请人： 电子科技大学
IPC分类号： G01R31/3183 , G01R31/3185
摘要： 本发明根据反熔丝FPGA在产品研制以及测试过程中对测试向量的逆向分析，提出一种测试向量逆分析方法：先提取与测试向量相关资源参数，并将相关资源参数采取编号与参数信息对的方式归档入库，最后根据相关资源在测试向量上的体现进行对比提取，并形成测试逆分析报告，由于本发明基于自动化逆向分析思想，因此本发明极大地提高现测试向量逆向分析效率。
-
公开(公告)号：CN106528975A
公开(公告)日：2017-03-22
申请号：CN201610935094.0
申请日：2016-11-01
申请人： 电子科技大学
摘要： 本发明属于电路与系统技术领域，提供一种应用于电路与系统的基于深度学习的故障预测与健康管理方法，用于对运行中的电路与系统设备进行实时监测；该方法首先准备多个待测电路，分别进行老化测试，得到训练数据并存储于数据库中；再进行PCA分析，得到训练样本；然后采用深度学习模型训练神经网络并放入测试芯片中；最后采用测试芯片对工作状态的待测电路的健康状态进行实时监测，同时计算其剩余寿命。本发明能够实时监测电路与系统设备的运转状态，并预计故障时间，减小突发故障的发生概率，并在突发故障出现时避免诸多安全隐患，从而保护财产，降低维护开销。
-
-
-
-
-
-
-
-
-
搜索结果
42 条记录 (耗时 0.037 秒)