-
-
公开(公告)号：CN112585623B
公开(公告)日：2022-06-28
申请号：CN201980055096.2
申请日：2019-07-11
申请人： 硅存储技术股份有限公司
IPC分类号： G06N3/063 , G06N3/04 , H01L29/423
摘要： 本发明公开了在用于深度学习神经网络的模拟神经存储器系统中使用的可配置硬件系统的多个实施方案。可配置硬件系统内的可配置部件可包括矢量‑矩阵乘法阵列、求和器电路、激活电路、输入、参考设备、神经元和测试电路。这些设备可被配置为提供各层或不同尺寸的矢量‑矩阵乘法阵列，使得可在具有不同要求的模拟神经存储器系统中使用相同的硬件。
-
公开(公告)号：CN113366504A
公开(公告)日：2021-09-07
申请号：CN201980090590.2
申请日：2019-08-29
申请人： 硅存储技术股份有限公司
IPC分类号： G06N3/063
摘要： 本发明涉及一种具有突触的神经网络设备，该突触具有存储器单元，每个存储器单元具有位于沟道区的第一部分上方的浮栅和位于沟道区的第二部分上方的第一栅极以及位于浮栅上方的第二栅极和位于源极区上方的第三栅极。第一线各自电连接存储器单元行中的一行中的第一栅极，第二线各自电连接存储器单元行中的一行中的第二栅极，第三线各自电连接存储器单元行中的一行中的第三栅极，第四线各自电连接存储器单元行中的一行中的源极区，并且第五线各自电连接存储器单元列中的一列中的漏极区。突触接收第一多个输入作为第一线、第二线或第三线上的电压，并且提供第一多个输出作为第五线上的电流。
-
-
-
公开(公告)号：CN118922840A
公开(公告)日：2024-11-08
申请号：CN202280093793.9
申请日：2022-07-19
申请人： 硅存储技术股份有限公司
IPC分类号： G06N3/063 , G06N3/0464
摘要： 公开了一种包括三维集成电路的人工神经网络的许多示例。在一个实施方案中，一种在人工神经网络中使用的三维集成电路包括：第一裸片，该第一裸片包括第一矢量矩阵乘法阵列和第一输入多路复用器，该第一裸片位于第一竖直层上；第二裸片，该第二裸片包括输入电路，该第二裸片位于不同于该第一竖直层的第二竖直层上；和一个或多个竖直接口，该一个或多个竖直接口耦接该第一裸片和该第二裸片；其中在读取操作期间，该输入电路通过该一个或多个竖直接口中的至少一个竖直接口向该第一输入多路复用器提供输入信号，该第一输入多路复用器将该输入信号施加到该第一矢量矩阵乘法阵列中的一个或多个行，并且该第一矢量矩阵乘法阵列生成输出。
-
公开(公告)号：CN113366505B
公开(公告)日：2022-10-18
申请号：CN201980090606.X
申请日：2019-08-29
申请人： 硅存储技术股份有限公司
摘要： 本发明公开了一种存储器设备，该存储器设备包括多个存储器单元和控制器。该控制器被配置为将存储器单元中的每个存储器单元编程为多个编程状态中的一个编程状态，以及使用到存储器单元的施加电压的读取操作来读取存储器单元。在读取操作期间，编程状态中的相邻编程状态之间的间距基于多个存储器单元中的编程状态的使用频率而改变。
-
-
-
公开(公告)号：CN113366506A
公开(公告)日：2021-09-07
申请号：CN201980090613.X
申请日：2019-08-29
申请人： 硅存储技术股份有限公司
IPC分类号： G06N3/063
摘要： 本发明公开了一种具有突触的神经网络设备，该突触具有存储器单元，该存储器单元各自具有：位于半导体衬底中的源极区和漏极区，其中沟道区在该源极区和该漏极区之间延伸；位于整个沟道区上方的浮栅；以及位于浮栅上方的第一栅极。第一线各自将存储器单元行中的一行中的第一栅极电连接在一起，第二线各自将存储器单元行中的一行中的源极区电连接在一起，并且第三线各自将存储器单元列中的一列中的漏极区电连接在一起。突触被配置为接收第一多个输入作为第一线或第二线上的电压，并提供第一多个输出作为第三线上的电流。
-
-
-
-
-
-
-
-
-
搜索结果
34 条记录 (耗时 0.049 秒)
