公开(公告)号：CN102017075B

公开(公告)日：2012-02-22

申请号：CN200980115135.X

申请日：2009-05-21

申请人： 硅绝缘体技术有限公司

发明人： 卡洛斯·马祖拉 ,  比什-因·阮

IPC分类号： H01L21/20

CPC分类号： H01L21/76251

摘要： 在一个实施方式中，本发明提供的基材构造为使得在其顶层中制造的装置与在标准的高电阻率基材中制造的相同装置具有类似的性质。本发明的基材包括具有标准电阻率的支持体、布置在所述支持体基材上的具有优选为大于约1000Ohm-cm的高电阻率的半导体层、布置在所述高电阻率层上的绝缘层和布置在所述绝缘层上的顶层。本发明也提供制造所述基材的方法。

公开(公告)号：CN102214594B

公开(公告)日：2015-11-18

申请号：CN201110082594.1

申请日：2011-04-01

申请人： 硅绝缘体技术有限公司

发明人： 卡洛斯·马祖拉 ,  康斯坦丁·布德尔 ,  理查德·费朗 ,  比什-因·阮

IPC分类号： H01L21/762 ,  H01L21/324 ,  H01L21/265

CPC分类号： H01L21/76254 ,  H01L21/187 ,  H01L21/2007 ,  H01L21/76251

摘要： 本发明涉及一种用于制造半导体衬底的方法，特别是用于制造绝缘体上半导体衬底的方法，该方法包括以下步骤：a)提供施主衬底和操作衬底；b)在操作衬底中、特别是在操作衬底内部形成一个或更多个掺杂区域的图案；以及c)特别地通过键合将施主衬底与操作衬底接合起来以获得施主-操作混合物。

公开(公告)号：CN102237371A

公开(公告)日：2011-11-09

申请号：CN201110099463.4

申请日：2011-04-20

申请人： 硅绝缘体技术有限公司

发明人： 卡洛斯·马祖拉 ,  理查德·费朗 ,  比什-因·阮

IPC分类号： H01L27/12 ,  H01L21/84

CPC分类号： H01L21/823462 ,  H01L21/823481 ,  H01L21/84 ,  H01L27/0705 ,  H01L27/1203 ,  H01L27/1207 ,  H01L29/7881

摘要： 本发明涉及一种包含绝缘体上硅结构体中的场效应晶体管的半导体器件，所述半导体器件包含绝缘体上半导体SeOI结构体，所述结构体含有基片、所述基片上的氧化物层和所述氧化物层上的半导体层；所述半导体器件还包含场效应晶体管FET，其中所述FET包含所述基片中的通道区；作为所述SeOI结构体的所述氧化物层的至少一部分的电介质；和至少部分地作为所述SeOI结构体的半导体层的第一部分的栅。

公开(公告)号：CN102047420A

公开(公告)日：2011-05-04

申请号：CN200980119575.2

申请日：2009-05-18

申请人： 硅绝缘体技术有限公司

发明人： 比什-因·阮

IPC分类号： H01L27/04

CPC分类号： H01L21/76254 ,  H01L21/76256

摘要： 具有较大晶体缺陷密度的支撑体、设置在支撑体的正面的第一区上的绝缘层以及设置在绝缘层上的表面层。可以至少在支撑体的正面的第二区上设置附加层，该附加层具有足以掩埋支撑体的晶体缺陷的厚度。衬底还可以包括在支撑体和绝缘层之间至少布置在支撑体的正面的第一区上的外延层。制造该衬底的方法包括以下步骤：在表面层的第一区上形成掩膜层；和去除未被掩膜层覆盖的第二区中的表面层和绝缘层。在第二区中形成附加层并接着将其平坦化。

公开(公告)号：CN102017075A

公开(公告)日：2011-04-13

申请号：CN200980115135.X

申请日：2009-05-21

申请人： 硅绝缘体技术有限公司

发明人： 卡洛斯·马祖拉 ,  比什-因·阮

IPC分类号： H01L21/20

CPC分类号： H01L21/76251

摘要： 在一个实施方式中，本发明提供的基材构造为使得在其顶层中制造的装置与在标准的高电阻率基材中制造的相同装置具有类似的性质。本发明的基材包括具有标准电阻率的支持体、布置在所述支持体基材上的具有优选为大于约1000Ohm-cm的高电阻率的半导体层、布置在所述高电阻率层上的绝缘层和布置在所述绝缘层上的顶层。本发明也提供制造所述基材的方法。

公开(公告)号：CN101894741A

公开(公告)日：2010-11-24

申请号：CN201010178285.X

申请日：2010-05-12

申请人： 硅绝缘体技术有限公司

发明人： 康斯坦丁·布德尔 ,  比什-因·阮 ,  玛丽亚姆·萨达卡

IPC分类号： H01L21/02 ,  H01L21/762 ,  H01L27/12

CPC分类号： H01L21/2007 ,  H01L21/187 ,  H01L21/26513 ,  H01L21/823412 ,  H01L21/823481 ,  H01L27/1207

摘要： 本发明涉及一种混合半导体基片的制造方法，所述方法包括以下步骤：(a)提供包含绝缘体上半导体(SeOI)区域和块状半导体区域的混合半导体基片，所述绝缘体上半导体(SeOI)区域包含基础基片之上的绝缘层和所述绝缘层之上的SeOI层，其中所述SeOI区域和所述块状半导体区域共享同一基础基片；(b)提供所述SeOI区域上的掩模层；和(c)通过同时掺杂所述SeOI区域和所述块状半导体区域来形成第一杂质能级，使所述SeOI区域中的第一杂质能级包含在所述掩模中。由此可避免在混合半导体基片的制造方法中包含较多的工序步骤。

公开(公告)号：CN101894741B

公开(公告)日：2014-10-08

申请号：CN201010178285.X

申请日：2010-05-12

申请人： 硅绝缘体技术有限公司

发明人： 康斯坦丁·布德尔 ,  比什-因·阮 ,  玛丽亚姆·萨达卡

IPC分类号： H01L21/02 ,  H01L21/762 ,  H01L27/12

CPC分类号： H01L21/2007 ,  H01L21/187 ,  H01L21/26513 ,  H01L21/823412 ,  H01L21/823481 ,  H01L27/1207

摘要： 本发明涉及一种混合半导体基片的制造方法，所述方法包括以下步骤：(a)提供包含绝缘体上半导体(SeOI)区域和块状半导体区域的混合半导体基片，所述绝缘体上半导体(SeOI)区域包含基础基片之上的绝缘层和所述绝缘层之上的SeOI层，其中所述SeOI区域和所述块状半导体区域共享同一基础基片；(b)提供所述SeOI区域上的掩模层；和(c)通过同时掺杂所述SeOI区域和所述块状半导体区域来形成第一杂质能级，使所述SeOI区域中的第一杂质能级包含在所述掩模中。由此可避免在混合半导体基片的制造方法中包含较多的工序步骤。

公开(公告)号：CN102214594A

公开(公告)日：2011-10-12

申请号：CN201110082594.1

申请日：2011-04-01

申请人： 硅绝缘体技术有限公司

发明人： 卡洛斯·马祖拉 ,  康斯坦丁·布德尔 ,  理查德·费朗 ,  比什-因·阮

IPC分类号： H01L21/762 ,  H01L21/324 ,  H01L21/265

CPC分类号： H01L21/76254 ,  H01L21/187 ,  H01L21/2007 ,  H01L21/76251

摘要： 本发明涉及一种用于制造半导体衬底的方法，特别是用于制造绝缘体上半导体衬底的方法，该方法包括以下步骤：a)提供施主衬底和操作衬底；b)在操作衬底中、特别是在操作衬底内部形成一个或更多个掺杂区域的图案；以及c)特别地通过键合将施主衬底与操作衬底接合起来以获得施主-操作混合物。

公开(公告)号：CN102237371B

公开(公告)日：2015-02-25

申请号：CN201110099463.4

申请日：2011-04-20

申请人： 硅绝缘体技术有限公司

发明人： 卡洛斯·马祖拉 ,  理查德·费朗 ,  比什-因·阮

IPC分类号： H01L27/12 ,  H01L21/84

CPC分类号： H01L21/823462 ,  H01L21/823481 ,  H01L21/84 ,  H01L27/0705 ,  H01L27/1203 ,  H01L27/1207 ,  H01L29/7881

摘要： 本发明涉及一种包含绝缘体上硅结构体中的场效应晶体管的半导体器件，所述半导体器件包含绝缘体上半导体SeOI结构体，所述结构体含有基片、所述基片上的氧化物层和所述氧化物层上的半导体层；所述半导体器件还包含场效应晶体管FET，其中所述FET包含所述基片中的通道区；作为所述SeOI结构体的所述氧化物层的至少一部分的电介质；和至少部分地作为所述SeOI结构体的半导体层的第一部分的栅。