-
公开(公告)号：CN112136115B
公开(公告)日：2024-07-09
申请号：CN201980033119.X
申请日：2019-04-16
申请人： 美光科技公司
发明人： J·托马斯·帕夫洛夫斯基
摘要： 可使用装置及方法来在数据分组中附加可缩放数目个奇偶校验位，所述奇偶校验位的数目随所述数据分组的有效负载中的数据位的数目而缩放。所述奇偶校验位可利用条目表来生成。在一些实例中，所述表中的每一条目对应于将包含在所述有效负载中的所述数据位的数目；且所述表的每一列可用于生成所述一或多个奇偶校验位中的对应奇偶校验位。
-
公开(公告)号：CN113971004A
公开(公告)日：2022-01-25
申请号：CN202111246413.4
申请日：2015-06-01
申请人： 美光科技公司
发明人： J·托马斯·帕夫洛夫斯基
摘要： 本发明涉及用于在可扩展存储器系统协议中包封数据的系统及方法。本发明涉及一种存储器装置(14)，其包含存储数据的存储器组件(24、26、28)及处理器(22)。所述处理器(22)可接收来自请求组件的请求以执行多个数据操作，产生与所述多个数据操作相关联的多个包(30)，及连续传输所述多个包(30)中的每一者直到所述多个包(30)中的每一者都被传输为止。在所述多个包(30)的第一包(30)后的所述多个包(30)中的每一者在紧接在前一个包(30)被传输之后的随后时钟循环上被传输。
-
公开(公告)号：CN102272776B
公开(公告)日：2016-04-13
申请号：CN200980154032.4
申请日：2009-12-16
申请人： 美光科技公司
发明人： J·托马斯·帕夫洛夫斯基
IPC分类号： G06K9/00
CPC分类号： G06K9/00986
摘要： 本发明揭示方法及系统，其中一种系统(94)包含：型式辨识处理器(14)；中央处理单元(CPU)(20)，其经由型式辨识总线(96)耦合到所述型式辨识处理器(14)；及存储器(100)，其经由存储器总线(98)耦合到所述CPU(20)。在一些实施例中，所述型式辨识总线(96)与所述存储器总线(98)分别形成去往所述型式辨识处理器(14)及所述存储器(100)的约相同数目的连接。
-
公开(公告)号：CN102667752B
公开(公告)日：2016-03-09
申请号：CN201080047754.2
申请日：2010-10-07
申请人： 美光科技公司
发明人： 罗伯特·沃克 , 丹·斯金纳 , 托德·A·梅里特 , J·托马斯·帕夫洛夫斯基
IPC分类号： G06F15/78
CPC分类号： G06F13/1673 , G06F3/0613 , G06F3/0625 , G06F3/0659 , G06F3/067 , G06F3/0683 , G06F9/3001 , G06F9/30043 , G06F12/0813 , G06F13/4068 , G06F15/7821
摘要： 本发明提供具有内部处理器的存储器及此存储器内的数据通信的方法。在一个实施例中，内部处理器可经由一个或一个以上缓冲器同时存取存储器装置上的存储器阵列上的一个或一个以上存储体。所述内部处理器可耦合到能够存取一个以上存储体的缓冲器或耦合到可各自存取一存储体的一个以上缓冲器，使得可同时从不同存储体检索数据及将数据存储于不同存储体中。此外，所述存储器装置可经配置以用于经由例如耦合到一个或一个以上内部处理器中的每一者的缓冲器的存储器组件之间的耦合而在所述内部处理器之间通信。因此，可由不同内部处理器执行多运算指令，且可将来自一个内部处理器的数据(例如，中间结果)传送到所述存储器的另一内部处理器，从而实现指令的并行执行。
-
公开(公告)号：CN102640226B
公开(公告)日：2015-11-25
申请号：CN201080054353.X
申请日：2010-10-07
申请人： 美光科技公司
发明人： 罗伯特·J·沃克尔 , 丹·斯金纳 , J·托马斯·帕夫洛夫斯基
CPC分类号： G06F3/0659 , G06F3/0604 , G06F3/0683 , G11C7/10 , G11C7/1006 , G11C8/12
摘要： 本发明提供具有内部处理器的存储器及此些存储器内的数据通信的方法。一个此种存储器可包含经配置以基于待存取的存储体的可用性而大致控制对存储器阵列执行命令的提取单元。所述提取单元可接收包含指示是将从存储体读取数据还是向存储体写入数据的命令及待从所述存储体读取或向所述存储体写入的所述数据的地址的指令。所述提取单元可基于所述存储体的所述可用性而执行所述命令。在一个实施例中，控制逻辑在经激活存储体为可用时与所述提取单元通信。在另一实施方案中，所述提取单元可基于设定为已执行所述经激活存储体中的先前命令的时间的计时器而等待存储体变为可用。
-
公开(公告)号：CN109032516A
公开(公告)日：2018-12-18
申请号：CN201810797365.X
申请日：2015-06-01
申请人： 美光科技公司
发明人： J·托马斯·帕夫洛夫斯基
IPC分类号： G06F3/06 , G06F11/07 , G06F11/10 , G11C29/52 , H04L1/18 , H04L12/801 , H04L12/825 , H04L12/873
CPC分类号： G06F3/0619 , G06F3/0604 , G06F3/061 , G06F3/0611 , G06F3/0617 , G06F3/0644 , G06F3/0655 , G06F3/0656 , G06F3/0659 , G06F3/0673 , G06F3/0679 , G06F3/0683 , G06F3/0685 , G06F3/0688 , G06F11/07 , G06F11/0727 , G06F11/073 , G06F11/076 , G06F11/10 , G06F11/1016 , G06F11/1044 , G06F11/1068 , G06F11/1072 , G06F13/16 , G06F13/38 , G11C29/52 , H04L1/189 , H04L47/12 , H04L47/25 , H04L47/52 , Y02D10/14
摘要： 本发明涉及用于在可扩展存储器系统协议中包封数据的系统及方法。本发明涉及一种存储器装置(14)，其包含存储数据的存储器组件(24、26、28)及处理器(22)。所述处理器(22)可接收来自请求组件的请求以执行多个数据操作，产生与所述多个数据操作相关联的多个包(30)，及连续传输所述多个包(30)中的每一者直到所述多个包(30)中的每一者都被传输为止。在所述多个包(30)的第一包(30)后的所述多个包(30)中的每一者在紧接在前一个包(30)被传输之后的随后时钟循环上被传输。
-
公开(公告)号：CN106489134A
公开(公告)日：2017-03-08
申请号：CN201580037256.2
申请日：2015-06-01
申请人： 美光科技公司
发明人： J·托马斯·帕夫洛夫斯基
CPC分类号： G06F3/0619 , G06F3/0604 , G06F3/061 , G06F3/0611 , G06F3/0617 , G06F3/0644 , G06F3/0655 , G06F3/0656 , G06F3/0659 , G06F3/0673 , G06F3/0679 , G06F3/0683 , G06F3/0685 , G06F3/0688 , G06F11/07 , G06F11/0727 , G06F11/073 , G06F11/076 , G06F11/10 , G06F11/1016 , G06F11/1044 , G06F11/1068 , G06F11/1072 , G06F13/16 , G06F13/38 , G11C29/52 , H04L1/189 , H04L47/12 , H04L47/25 , H04L47/52 , Y02D10/14
摘要： 本发明涉及一种存储器装置(14)，其包含存储数据的存储器组件(24、26、28)及处理器(22)。所述处理器(22)可接收来自请求组件的请求以执行多个数据操作，产生与所述多个数据操作相关联的多个包(30)，及连续传输所述多个包(30)中的每一者直到所述多个包(30)中的每一者都被传输为止。在所述多个包(30)的第一包(30)后的所述多个包(30)中的每一者在紧接在前一个包(30)被传输之后的随后时钟循环上被传输。
-
公开(公告)号：CN102272713B
公开(公告)日：2015-09-23
申请号：CN200980154019.9
申请日：2009-12-16
申请人： 美光科技公司
发明人： J·托马斯·帕夫洛夫斯基
IPC分类号： G06F7/02
CPC分类号： G06F1/3287 , G06F1/3203 , G06F1/3206 , G06F7/02 , G06F2207/025 , G06N5/047
摘要： 本发明揭示方法及装置，其中一种装置包含型式辨识处理器(14、96、98)。在一些实施例中，所述型式辨识处理器(14、96、98)包含第一特征单元(100、102、104)块(106)，所述块(106)经由第一多个局部输入导体(120)、第一块停用电路(96、124)及多个全局输入导体(119)耦合到解码器(28)。所述型式辨识处理器(14、96、98)进一步包含第二特征单元(108、110、122)块(114)，所述块(114)经由第二多个局部输入导体(120)、第二块停用电路(98、126)及所述多个全局输入导体(119)耦合到所述解码器(28)。
-
公开(公告)号：CN102272714B
公开(公告)日：2015-07-01
申请号：CN200980154031.X
申请日：2009-12-15
申请人： 美光科技公司
发明人： J·托马斯·帕夫洛夫斯基
IPC分类号： G06F7/02
CPC分类号： G06N5/025 , G06F7/02 , G06F2207/025 , G06K9/62
摘要： 本发明揭示方法及装置，其中一种装置包含型式辨识处理器。所述型式辨识处理器(14)可包含可具有缓冲器及匹配事件表的匹配数据报告模块。所述缓冲器可耦合到数据流且经配置以存储所述数据流的至少一部分，且所述匹配事件表可经配置以存储指示与搜索准则得到满足的开始相对应的缓冲器位置的数据。
-
公开(公告)号：CN102483724A
公开(公告)日：2012-05-30
申请号：CN201080037507.4
申请日：2010-08-17
申请人： 美光科技公司
发明人： J·托马斯·帕夫洛夫斯基 , 丹·斯金纳
CPC分类号： G06F13/1631 , G06F13/16 , G06F13/1636 , G11C7/1075 , G11C8/16 , Y02D10/14
摘要： 一种具有用于在端口之间传递命令的额外控制总线的多端口存储器，所述端口具有可经配置以对从外部控制总线接收的命令或对从所述额外控制总线接收的命令作出响应的个别端口。此促进端口的各种组合以使所述存储器的带宽或等待时间变化，从而促进修整性能特性以适合不同的应用。
-
-
-
-
-
-
-
-
-
搜索结果
35 条记录 (耗时 0.03 秒)
