利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

19 条记录 (耗时 0.026 秒)

    作为用于封装结构的小芯片的带TSV的混合接合堆叠存储器
    2.
    发明公开
    作为用于封装结构的小芯片的带TSV的混合接合堆叠存储器 审中-公开

    公开(公告)号：CN116387275A

    公开(公告)日：2023-07-04

    申请号：CN202211475241.2

    申请日：2022-11-23

    申请人： 英特尔公司

    发明人： X·F·布龙 ,  S·加内桑 ,  D·马利克

    IPC分类号： H01L23/498 ,  H01L23/52 ,  H01L25/18

    摘要： 公开了作为用于封装结构的小芯片的带TSV的混合接合堆叠存储器。本文公开的实施例包括小芯片模块和管芯模块。在实施例中，小芯片模块包括第一小芯片，其中，第一小芯片包括第一有源表面。在实施例中，小芯片模块还包括第二小芯片，其中，第二小芯片包括第二有源表面。在实施例中，小芯片模块还包括在第一小芯片和第二小芯片之间的混合接合界面，其中，混合接合界面将第一小芯片电耦合到第二小芯片。

    封装体叠层架构以及制造方法
    6.
    发明公开
    封装体叠层架构以及制造方法 无效 复审申请

    公开(公告)号：CN105765711A

    公开(公告)日：2016-07-13

    申请号：CN201380081138.2

    申请日：2013-12-23

    申请人： 英特尔公司

    发明人： S·加内桑 ,  J·S·古扎克 ,  N·尼姆卡 ,  K·雷因古拉博 ,  T·梅耶

    IPC分类号： H01L23/12

    摘要： 本发明的各实施例涉及封装组件和用于制造封装组件的方法。在一个实施例中，封装组件包括至少部分地嵌入在模合层中的管芯；以及，贯穿模压通道(TMV)。TMV可以具有垂直的侧面或可包括带有不同的形状的两个不同的部分。在某些情况下，在制造过程中，可以使用预制的通道杆。本发明的封装组件可包括具有小于0.3mm的间距的封装体叠层(POP)互连。可以描述和/或要求保护其他实施例。

    包括桥接器的微电子组件
    7.
    发明公开
    包括桥接器的微电子组件 审中-实审

    公开(公告)号：CN117616564A

    公开(公告)日：2024-02-27

    申请号：CN202280045182.7

    申请日：2022-08-22

    申请人： 英特尔公司

    发明人： S·斯里尼瓦桑 ,  S·加内桑 ,  T·A·戈瑟兰

    IPC分类号： H01L25/065 ,  H01L25/00 ,  H01L25/16 ,  H01L25/18 ,  H01L23/538

    摘要： 本文中公开了微电子组件、相关的装置和方法。在一些实施例中，一种微电子组件可以包括：微电子子组件，其包括：位于第一层中的第一桥接部件，第一桥接部件具有第一表面和相对的第二表面；以及位于第二层中的管芯，其中，第二层位于第一层上，并且该管芯电耦合到第一桥接部件的第二表面；封装基板，其具有嵌入其中的第二桥接部件，其中，第二桥接部件电耦合到第一桥接部件的第一表面；以及微电子部件，其位于封装基板的第二表面上并且电耦合到第二桥接部件，其中，微电子部件经由第一和第二桥接部件电耦合到管芯。

    低成本嵌入式集成电路管芯
    8.
    发明公开
    低成本嵌入式集成电路管芯 审中-实审

    公开(公告)号：CN115775790A

    公开(公告)日：2023-03-10

    申请号：CN202210938294.7

    申请日：2022-08-05

    申请人： 英特尔公司

    发明人： X·F·布龙 ,  S·加内桑

    IPC分类号： H01L23/538 ,  H01L21/768

    摘要： 一种示例性微电子组件，包括：支撑结构；在支撑结构上方的中介层；在中介层中的第一管芯，第一管芯包括穿衬底过孔(TSV)；以及在中介层中的第二管芯，第二管芯没有TSV。在第一管芯的第一面上的管芯到封装支撑件(DTPS)互连场与在第二管芯的第一面上的DTPS互连场基本相同，DTPS互连场包括用于将第一管芯和第二管芯连接到支撑结构的多个DTPS互连。在第一管芯的第二面上的管芯到管芯(DTD)互连场与在第二管芯的第二面上的DTD互连场基本相同，DTD互连场包括多个DTD互连。本公开涉及低成本嵌入式集成电路管芯。