-
公开(公告)号:CN115472688A
公开(公告)日:2022-12-13
申请号:CN202211012775.1
申请日:2022-08-23
Applicant: 西安电子科技大学
IPC: H01L29/778 , H01L23/552 , H01L21/335
Abstract: 本申请实施例涉及半导体器件技术领域,特别涉及一种抗单粒子效应的高电子迁移率晶体管及其制备方法,包括:衬底以及依次堆叠在衬底上的成核层、缓冲层、沟道层和势垒层;位于势垒层上的源极和漏极,且源极和漏极分别与势垒层形成欧姆接触;位于势垒层上的氮化物层,且氮化物层位于源极和漏极之间;位于氮化物层两侧的增强钝化层,增强钝化层覆盖氮化物层的侧壁和至少部分顶壁;位于氮化物层上的栅极,栅极的底部与增强钝化层接触,且栅极的底部与氮化物层形成欧姆接触或肖特基接触。本申请实施例能够解决现有的高电子迁移率晶体管在长时间的辐照环境下单粒子烧毁加速导致的器件发生提前击穿的问题。
-
公开(公告)号:CN115440821A
公开(公告)日:2022-12-06
申请号:CN202211040718.4
申请日:2022-08-29
Applicant: 西安电子科技大学
IPC: H01L29/78 , H01L29/41 , H01L29/417 , H01L29/423 , H01L29/06 , H01L29/08
Abstract: 本发明公开了一种基于复合漏极的GaN双向阻断垂直功率器件,包括肖特基漏极、多个欧姆漏极、衬底、漂移层、沟道层、导电层、栅极介质、源极和栅极,其中,肖特基漏极、衬底、漂移层、沟道层、导电层和栅极介质自下而上依次设置,多个欧姆漏极均匀镶嵌在肖特基漏极内部,且多个欧姆漏极和肖特基漏极的上表面均与衬底的下表面接触;肖特基漏极与衬底采用肖特基接触,多个欧姆漏极与衬底均采用欧姆接触;源极设置在栅极介质的两侧,源极的下表面向下延伸至沟道层;栅极设置在栅极介质的中部,栅极向下延伸至漂移层且通过栅极介质与漂移层、沟道层和导电层间隔开。本发明可以有效减小开启电压,保持肖特基接触的整流特性,且仍具有双向阻断能力。
-
公开(公告)号:CN114156339A
公开(公告)日:2022-03-08
申请号:CN202111348549.6
申请日:2021-11-15
Applicant: 西安电子科技大学
IPC: H01L29/778 , H01L29/47 , H01L29/205 , H01L29/20 , H01L29/10 , H01L29/06 , H01L21/335
Abstract: 本发明公开了一种基于复合沟道结构的双向阻断HEMT及其制备方法,该器件自下而上依次包括:衬底、成核层、缓冲层、复合沟道层、势垒层,势垒层上面设有源极、漏极和栅极,栅极位于源极和漏极之间,势垒层、源极、漏极和栅极的上表面均设置有钝化层;其中,复合沟道层包括位于底层的GaN层,和位于GaN层上的若干AlGaN层,源极和漏极自势垒层上表面向下延伸至复合沟道层中的GaN层,且漏极为肖特基漏极。本发明提供的基于基于复合沟道结构的双向阻断HEMT相比传统器件,在获得双向阻断功能的同时,改善了器件的击穿特性和导通特性,进而大幅度地提高了器件的功率品质因数。
-
公开(公告)号:CN108921853B
公开(公告)日:2022-03-04
申请号:CN201810651506.7
申请日:2018-06-22
Applicant: 西安电子科技大学
IPC: G06T7/10 , G06V10/762 , G06K9/62 , G06N3/00
Abstract: 本发明公开了一种基于超像素和免疫稀疏谱聚类的图像分割方法,主要解决现有图像分割方法的分割精确低和鲁棒性差的问题。其方法步骤是:首先,对纹理图像进行超像素划分,提取其纹理特征,作为特征数据集;然后,在谱聚类过程中结合免疫克隆算法和稀疏表示寻找最佳的特征数据集的相似度矩阵;最后,根据聚类标签结合超像素标记原始图像,实现对纹理图像的分割。本发明提取图像的超像素块作为特征数据集,用基于免疫稀疏谱聚类的图像分割方法对特征数据集进行划分,获得了更准确的分割结果。
-
公开(公告)号:CN113540208A
公开(公告)日:2021-10-22
申请号:CN202110658267.X
申请日:2021-06-15
Applicant: 西安电子科技大学
IPC: H01L29/06 , H01L29/872 , H01L21/329 , H01L29/20
Abstract: 本发明公开了一种基于原位生长MIS结构的垂直GaN肖特基二极管,包括衬底,其特征在于,所述衬底的底部设置有阴极,所述衬底的顶部从下至上依次设置有n+层和漂移区,漂移区顶部设置有原位生长的介质层,介质层的顶部设置有阳极。本发明还提供了上述二极管的制备方法,包括以下步骤:S1、提供衬底,对衬底进行预处理和热处理,在衬底上淀积n+层;S2、在n+层上,淀积厚度为1‑10μm的漂移区;S3、在GaN漂移区上,直接原位生长一层介质层;S4、在衬底的底部淀积阴极金属;S5、在介质层上制作掩膜,在介质层上淀积阳极金属,即得到所述肖特基二极管。本发明提供的二极管,界面质量高,利于长期可靠性。
-
公开(公告)号:CN112614883A
公开(公告)日:2021-04-06
申请号:CN202011490800.8
申请日:2020-12-16
Applicant: 西安电子科技大学
IPC: H01L29/739 , H01L21/331 , H01L29/06
Abstract: 本发明公开了一种基于横向肖特基隧穿发射结的半导体垂直IGBT及制备方法,包括:P+衬底层(1)、n+缓冲层(2)、n‑漂移层(3)、两个发射极(4)、栅介质层(5)、栅极(6)、两个金属加厚层(7)、钝化层(8)、集电极(9)。本发明简化了IGBT功率器件的工艺制造过程并使得其可以不需要P型基区便可以实现器件功能,提高了器件的击穿电压和降低了器件的导通电阻,从而提升了器件的高输出功率性能。
-
公开(公告)号:CN107733375B
公开(公告)日:2020-08-11
申请号:CN201711068702.3
申请日:2017-11-03
Applicant: 西安电子科技大学
Abstract: 本发明公开了一种超宽带低噪声放大器,主要解决现有技术噪声和线性度性能较差的问题。其采用两级级联结构,且两级之间利用电容C3耦合。该第二级放大电路采用并联峰值结构的基本共源极电路;该第一级放大电路的输入‑输出之间连接由反馈MOS管M3和反馈耦合电容C2组成串联电路,用以提供宽带的匹配和提高线性度,反馈MOS管M3的源极连接有偏置MOS管M4,用以为反馈MOS管M3提供偏置电流;第一级放大电路输入端与第二级放大电路输出端之间连接有辅助跨导放大器G。本发明可部分或全部消除由第一级放大电路中部分元器件产生的噪声,提高了超宽带低噪声放大器整体的噪声性能,可用于超宽带的无线通信。
-
公开(公告)号:CN111223925A
公开(公告)日:2020-06-02
申请号:CN201911178761.5
申请日:2019-11-27
Applicant: 西安电子科技大学
IPC: H01L29/778 , H01L29/06 , H01L29/10 , H01L29/15 , H01L21/335
Abstract: 本发明公开了一种基于AlN/GaN超晶格沟的双向阻断功率器件,主要解决现有技术击穿电压较低,电子迁移率低的问题。其自下而上包括衬底(1)、成核层(2)、缓冲层(3)、合金层(4)、势垒层(5)和帽层(6),该帽层的两侧上方设有源极(7)和漏极(8),帽层的中间上部设有栅极(9);栅极分别与源极和漏极之间为钝化层(10);该合金层(4)采用由AlN与GaN交替分布的AlGaN超晶格沟道结构。本发明改善了生长晶体的质量,增加了沟道电子的迁移率和击穿特性,降低了器件的导通电阻,提升了击穿电压,可用于高压下的高功率转换开关。
-
公开(公告)号:CN111063739A
公开(公告)日:2020-04-24
申请号:CN201911258378.0
申请日:2019-12-10
Applicant: 西安电子科技大学
IPC: H01L29/78 , H01L29/06 , H01L29/20 , H01L21/336
Abstract: 本发明公开了一种基于SiO2电流阻挡层的氮化铝CAVET器件,主要解决现有技术击穿电压较低,可靠性较差的问题。其包括衬底(1)、漂移层(2)、电流阻挡层(3)、n+层(4)、源极(5)、漏极(6)、栅极(7)和钝化层(8)。其中,漂移层位于衬底的上部,电流阻挡层对称分布于漂移层上部的左右两侧,n+层位于电流阻挡层和漂移层的上部,源极位于n+层上部的左右两侧,栅极位于源极的中间,漏极位于衬底的下部,钝化层位于源极和栅极之间。本发明由于衬底、漂移层和n+层采用AlN材料,电流阻挡层采用SiO2,减小了高压偏置下的泄漏电流,提高了器件的击穿电压和可靠性,可作为高压电源系统中的电力电子器件。
-
公开(公告)号:CN110911485A
公开(公告)日:2020-03-24
申请号:CN201911178522.X
申请日:2019-11-27
Applicant: 西安电子科技大学
IPC: H01L29/778 , H01L21/335 , H01L29/06
Abstract: 本发明公开了一种基于P型层的增强型双向阻断功率GaN基器件及制作方法,主要解决现有技术的误开启问题。其自下而上包括衬底(1)、成核层(2)、缓冲层(3)、插入层(4)和势垒层(5),势垒层两侧上方为源极(7)和漏极(8),势垒层的中间上方设有P型层(6),P型层的上部为栅极(9),栅极与源极、栅极和漏极之间为钝化层(10)。本发明通过在栅电极下方淀积P型层,使得只有在栅电极上加正向电压时才会吸引电子形成2DEG导电沟道,而在未工作时处于常闭状态,避免了因为环境带来的噪声所引起的器件误开启,降低了器件的功耗,提高了器件的可靠性和稳定性,可作为交流到交流的变换电路和电力电子的功率开关电路。
-
-
-
-
-
-
-
-
-