公开(公告)号：CN116261335A

公开(公告)日：2023-06-13

申请号：CN202310201504.9

申请日：2023-03-03

申请人： 西安电子科技大学

发明人： 廖佳佳 ,  贾世杰 ,  周益春 ,  闫非 ,  廖敏

IPC分类号： H10B51/30 ,  H01L21/28 ,  H01L29/423

摘要： 本发明公开了一种基于曲面绝缘栅堆垛结构的铁电存储器件，包括衬底、沟道层、源极、漏极以及曲面绝缘栅堆垛结构，其中，沟道层位于衬底的上表面，源极和漏极分别嵌入在沟道层左右两侧，曲面绝缘栅堆垛结构设置在沟道层上表面且位于源极与漏极之间；曲面绝缘栅堆垛结构包括凸状曲面和凹状曲面，且凸状曲面和凹状曲面均包括自下而上依次堆叠的绝缘层、铁电层和栅极金属层，绝缘层界面面积均大于铁电层界面面积。本发明通过曲面栅堆垛结构使得绝缘层界面相对铁电层界面存在更大的有效承受栅极电压区域面积，降低了绝缘层相对于铁电层界面处偶极子的实际分布密度，解决FeFET器件由于反复擦写造成的存储窗口退化和器件的击穿失效问题。

公开(公告)号：CN115633507A

公开(公告)日：2023-01-20

申请号：CN202211152412.8

申请日：2022-09-21

申请人： 西安电子科技大学

发明人： 周益春 ,  贾世杰 ,  廖佳佳 ,  廖敏

IPC分类号： H10B53/30 ,  H10B20/00

摘要： 本发明公开了一种基于铁电相/反铁电相多相薄膜的铁电器件及其制备方法，所述器件自下而上依次包括衬底、底电极、多相薄膜层以及顶层覆盖层，其中，所述多相薄膜层由铁电相和反铁电相混合形成，所述铁电相和所述反铁电相均为氧化铪基铁电材料，所述顶层覆盖层为导电材料。本发明利用铁电相和反铁电相调控机制的耦合作用，可以实现在保持一定剩余极化强度的同时提升薄膜的抗疲劳性能，满足铁电存储器件对于铁电薄膜抗疲劳性能的需求。