-
公开(公告)号：CN118900623A
公开(公告)日：2024-11-05
申请号：CN202410945278.X
申请日：2024-07-15
申请人： 西安电子科技大学
摘要： 本发明涉及一种多值存储氧化铪基铁电薄膜及其存储方法、应用，铁电薄膜包括：至少两层氧化铪基铁电层，其中，所述至少两层氧化铪基铁电层层叠设置，所述至少两层氧化铪基铁电层具有不同的矫顽电场，且两层所述氧化铪基铁电层的矫顽电场差值大于或等于0.3MV/cm。本发明可以实现更多的存储状态，由于各层氧化铪基铁电层的矫顽电场存在差异，且每层氧化铪基铁电层的极化随着电场强度的增加而逐渐增加，不同层之间的极化由于矫顽电场的差异而阶梯式翻转，通过不同层铁电极化的阶梯式翻转和每层铁电极化的逐渐翻转可以实现更多的存储状态，而多层铁电薄膜的结构使得不同极化状态之间的差异更加明显，从而在可以实现高可靠性的多值存储。
-
公开(公告)号：CN115831939A
公开(公告)日：2023-03-21
申请号：CN202111388892.3
申请日：2021-11-22
申请人： 西安电子科技大学
IPC分类号： H01L23/64 , H01G7/06 , G09G3/3225 , G09G3/36
摘要： 本公开提供一种非易失性铁电电容及显示驱动电路，其中非易失性铁电电容包括：衬底表面上形成有铁电电容，衬底表面上分别形成有第一沟道层和第二沟道层；铁电电容包括依次层叠设置的底电极、铁电薄膜和顶电极，第一沟道层与底电极相接触；铁电电容、第一沟道层和第二沟道层的表面形成有介电材料；介电材料的表面形成有第一栅电极和第二栅电极，得到铁电电容结构。将非易失性铁电电容集成到显示驱动电路中，得到一种新型非易失性、低功耗、高显示质量的显示驱动技术。
-
公开(公告)号：CN116261335A
公开(公告)日：2023-06-13
申请号：CN202310201504.9
申请日：2023-03-03
申请人： 西安电子科技大学
IPC分类号： H10B51/30 , H01L21/28 , H01L29/423
摘要： 本发明公开了一种基于曲面绝缘栅堆垛结构的铁电存储器件，包括衬底、沟道层、源极、漏极以及曲面绝缘栅堆垛结构，其中，沟道层位于衬底的上表面，源极和漏极分别嵌入在沟道层左右两侧，曲面绝缘栅堆垛结构设置在沟道层上表面且位于源极与漏极之间；曲面绝缘栅堆垛结构包括凸状曲面和凹状曲面，且凸状曲面和凹状曲面均包括自下而上依次堆叠的绝缘层、铁电层和栅极金属层，绝缘层界面面积均大于铁电层界面面积。本发明通过曲面栅堆垛结构使得绝缘层界面相对铁电层界面存在更大的有效承受栅极电压区域面积，降低了绝缘层相对于铁电层界面处偶极子的实际分布密度，解决FeFET器件由于反复擦写造成的存储窗口退化和器件的击穿失效问题。
-
公开(公告)号：CN116207144A
公开(公告)日：2023-06-02
申请号：CN202310077662.8
申请日：2023-01-19
申请人： 西安电子科技大学
摘要： 本发明提供一种铁电伪装晶体管及其安全电路的读写方式，主要涉及芯片技术领域，包括衬底，所述衬底上设置有隔离层和有源区，所述有源区上设置有沟道层，所述沟道层为具有双极化特性的半导体材料，所述沟道层上设置绝缘层，所述绝缘层上设置有铁电材料层，所述铁电材料层具有强铁电极化特性，所述铁电材料层上设置有栅电极。
-
公开(公告)号：CN116390635A
公开(公告)日：2023-07-04
申请号：CN202310176088.1
申请日：2023-02-27
申请人： 西安电子科技大学
摘要： 本发明公开了一种具有多值存储特性的非易失性相变铁电晶体管及其制备方法，所述晶体管包括衬底、源极、漏极、介电层、铁电层、相变材料层和栅电极层，其中，所述源极和所述漏极分别嵌入在所述衬底上表面左右两侧；所述介电层、所述铁电层、所述相变材料层和所述栅电极层自下而上依次设置在位于所述源极与所述漏极之间的介电层上表面；所述铁电层采用具有非易失性极化翻转特性的铁电材料。本发明能够在不产生高功耗情况下通过材料的铁电极化和相变实现非易失性多值存储。
-
公开(公告)号：CN115064555B
公开(公告)日：2023-04-07
申请号：CN202210647254.7
申请日：2022-06-09
申请人： 西安电子科技大学
摘要： 本发明涉及一种铁电组装栅场效应晶体管的多值存储器件，包括：衬底层；以及依次层叠设置在衬底层表面的组装栅介质和栅电极；其中，组装栅介质包括介电层以及若干组铁电模块，铁电模块沿着沟道方向间隔设置在介电层内；根据漏极电压的不同控制组装栅介质中极化翻转的铁电模块的数目。本发明的铁电组装栅场效应晶体管的多值存储器件，可以实现3‑bit及以上的高密度多值存储，且各存储态呈现分立的特征，可以有效避免存储器件在受到制备工艺涨落、环境温度涨落、串扰电场以及器件微疲劳导致的极化翻转出现扰动的时候，出现读取错误的问题。
-
公开(公告)号：CN116207144B
公开(公告)日：2024-02-02
申请号：CN202310077662.8
申请日：2023-01-19
申请人： 西安电子科技大学
摘要： 本发明提供一种铁电伪装晶体管及其安全电路的读写方式，主要涉及芯片技术领域，包括衬底，所述衬底上设置有隔离层和有源区，所述有源区上设置有沟道层，所述沟道层为具有双极化特性的半导体材料，所述沟道层上设置绝缘层，所述绝缘层上设置有铁电材料层，所述铁电材料层具有强铁电极化特性，所述铁电材料层上设置有栅电极。
-
公开(公告)号：CN116742299B
公开(公告)日：2023-12-26
申请号：CN202310492361.1
申请日：2023-05-04
申请人： 西安电子科技大学
IPC分类号： H01P1/18
摘要： 本发明公开了一种铁电薄膜移相器、晶圆级相控阵芯片系统，包括：衬底层；隔绝信号层位于衬底层上；第一、第二和第三顶层传输线电极间隔分布于隔绝信号层上；其中，第一和第二顶层传输线电极位于隔绝信号层两端，第三顶层传输线电极位于隔绝信号层中间区域；底层传输线电极，位于隔绝信号层内；中间传输线结构位于底层传输线电极中间区域，且邻接第三顶层传输线电极；MIM氧化铪基铁电电容结构位于底层传输线电极两端；金属传输线结构位于MIM氧化铪基铁电电容结构与第一顶层传输电极之间，以及位于MIM氧化铪基铁电电容结构与第二顶层传输电极之间。本发明结构可以实现晶圆一体式集成，其制备完全与现有的CMOS工艺线兼容。
-
公开(公告)号：CN116896972A
公开(公告)日：2023-10-17
申请号：CN202310660254.5
申请日：2023-06-05
申请人： 西安电子科技大学
IPC分类号： H10N30/853 , H10N30/50 , H10N30/093 , H01P1/18 , H01P11/00 , C23C14/16 , C23C14/35 , C23C16/40 , C23C16/455 , C23C14/04 , C23C28/00
摘要： 本发明涉及一种移相器用低压高介电可调铁电材料及其制备方法，制备方法包括：步骤1、清洗单晶Si衬底，得到清洗完成的单晶Si衬底；步骤2、在所述清洗完成的单晶Si衬底上制备底电极金属层；步骤3、在所述底电极金属层的上表面制备铁电层，所述铁电层从下至上包括依次层叠的第一HfO2层、ZrO2层和第二HfO2层；步骤4、在所述铁电层上制备顶电极金属层，以得到HfO2基铁电薄膜；步骤5、对所述HfO2基铁电薄膜进行退火处理，得到低压高介电可调铁电材料。本发明所制备的移相器用低压高介电可调铁电材料可以实现多种组成材料优异性能的互补，并且制备温度低至400℃，能够与Si基CMOS工艺表现出良好的兼容性，可实现大面阵、高密度集成。
-
-
-
-
-
-
-
-
-
搜索结果
16 条记录 (耗时 0.033 秒)
