多级瓣状体区金属氧化物半导体功率器件及其制作方法

    公开(公告)号:CN113707713B

    公开(公告)日:2023-06-30

    申请号:CN202111015659.0

    申请日:2021-08-31

    Abstract: 本发明公开了一种多级瓣状体区金属氧化物半导体功率器件及其制作方法,主要解决传统同类器件导通电阻、开关频率及击穿特性差的问题。其自下而上包括:漏极(11)、N+型衬底(1)、N‑型外延层(2);N‑型外延层(2)的中部为隔离槽(6),该隔离槽内的上部为槽栅(8);该N‑型外延层(2)上部依次为P型层(4)和N+型层(5);该槽栅及其侧壁和部分N+型层上部为钝化介质(9),该钝化介质上部及侧面包裹源极(10);该N‑型外延层两侧为由m个瓣状结构组成的瓣状区(3);该槽栅下部为由n个隔离块构成的隔离栅(7),两者之间用绝缘介质隔开。本发明提升了器件的击穿特性和开关特性,可作为电力电子系统的开关。

    异质结功率器件及其制作方法

    公开(公告)号:CN112768505B

    公开(公告)日:2023-02-10

    申请号:CN202011643734.3

    申请日:2020-12-31

    Abstract: 本发明公开了一种异质结功率器件及其制作方法,主要解决现有氮化镓基器件存在电流崩塌现象和击穿电压低的问题,其包括:衬底(1)、过渡层(2)、势垒层(3)、源槽(7)、漏槽(8)、源极(9)、漏接触(10)、浮岛金属(11)、漏岛金属(12)、栅极(14)和钝化层(16)。势垒层上从左到右依次设有栅岛(4)、浮岛(5)和漏岛(6);浮岛(5)由2n‑1个独立P型半导体块组成,漏岛(6)由m个P型半导体长方体块组成,每个长方体块之间设有凹槽(13);该凹槽的内部、前后及右侧均淀积有金属,形成肖特基接触(15)。本发明能抑制电流崩塌,提高击穿电压,正向阻断与反向阻断好,可用于电力电子系统的基本器件。

    结型栅-漏功率器件
    3.
    发明授权

    公开(公告)号:CN111863950B

    公开(公告)日:2021-08-20

    申请号:CN202010735308.6

    申请日:2020-07-28

    Abstract: 本发明公开了一种结型栅‑漏功率器件,主要解决现有功率开关器件存在阈值电压低和实现高击穿电压时工艺复杂的问题,其包括:衬底(1)、过渡层(2)、势垒层(3)、栅槽(4)、漏槽(5)、P型层(6)、栅柱(7)、N型漏柱(8)、源极(11)、欧姆接触(12)、台面(14)、栅极(15)和钝化层(16)。N型漏柱内部设有P型排柱(81);栅柱内部设有N型排柱(9),其左侧的势垒层内与N型漏柱右侧的势垒层内均设有阵列孔(10);N型漏柱和欧姆接触的上方设有漏极(13);钝化层上部设有复合板(17);钝化层和复合板的外围设有保护层(18)。本发明工艺简单、正向阻断与反向阻断好,阈值电压高,可作为开关器件。

    增强型高电子迁移率晶体管及其制作方法

    公开(公告)号:CN111834455B

    公开(公告)日:2021-04-27

    申请号:CN202010735924.1

    申请日:2020-07-28

    Abstract: 本发明公开了一种增强型高电子迁移率晶体管及其制作方法,主要解决现有功率开关器件存在阈值电压低和实现高击穿电压时工艺复杂的问题,其包括:衬底(1)、过渡层(2)、势垒层(3)、栅槽(4)、漏槽(5)、P型层(6)、P型漏柱(7)、栅柱(9)、源极(11)、台面(14)、栅极(15)和钝化层(16)。栅柱内部设有N型排柱(8);栅柱左侧的势垒层内与P型漏柱右侧的势垒层内均设有阵列孔(10);P型漏柱右侧设有欧姆接触(12),P型漏柱与欧姆接触共同组成漏极(13);钝化层上部设有复合板(17);钝化层和复合板的外围设有保护层(18)。本发明工艺简单、正向阻断与反向阻断好,阈值电压高,可作为开关器件。

    增强型复合栅晶体管及其制作方法

    公开(公告)号:CN111863951A

    公开(公告)日:2020-10-30

    申请号:CN202010735319.4

    申请日:2020-07-28

    Abstract: 本发明公开了两种增强型复合栅晶体管及其制作方法,主要解决现有功率开关器件存在的阈值电压低的问题,其包括:衬底(1)、过渡层(2)、势垒层(3)、栅柱(6)、源极(7)、漏极(8)、台面(9)、栅极(10)和保护层(16)。其中栅柱具有两种结构,第一种结构中的栅柱由P型层(4)和N型层(5)组成,其N型层包括N-型层(51)和N+型层(52);第二种结构中的栅柱由P型层(4)和N型排柱(5)组成,其N型排柱包括N-柱(51)和N+柱(52)。本发明阈值电压高,可靠性好,且制作工艺简单,可作为开关器件。

    结型栅-漏功率器件
    6.
    发明公开

    公开(公告)号:CN111863950A

    公开(公告)日:2020-10-30

    申请号:CN202010735308.6

    申请日:2020-07-28

    Abstract: 本发明公开了一种结型栅-漏功率器件,主要解决现有功率开关器件存在阈值电压低和实现高击穿电压时工艺复杂的问题,其包括:衬底(1)、过渡层(2)、势垒层(3)、栅槽(4)、漏槽(5)、P型层(6)、栅柱(7)、N型漏柱(8)、源极(11)、欧姆接触(12)、台面(14)、栅极(15)和钝化层(16)。N型漏柱内部设有P型排柱(81);栅柱内部设有N型排柱(9),其左侧的势垒层内与N型漏柱右侧的势垒层内均设有阵列孔(10);N型漏柱和欧姆接触的上方设有漏极(13);钝化层上部设有复合板(17);钝化层和复合板的外围设有保护层(18)。本发明工艺简单、正向阻断与反向阻断好,阈值电压高,可作为开关器件。

    增强型高电子迁移率晶体管及其制作方法

    公开(公告)号:CN111834455A

    公开(公告)日:2020-10-27

    申请号:CN202010735924.1

    申请日:2020-07-28

    Abstract: 本发明公开了一种增强型高电子迁移率晶体管及其制作方法,主要解决现有功率开关器件存在阈值电压低和实现高击穿电压时工艺复杂的问题,其包括:衬底(1)、过渡层(2)、势垒层(3)、栅槽(4)、漏槽(5)、P型层(6)、P型漏柱(7)、栅柱(9)、源极(11)、台面(14)、栅极(15)和钝化层(16)。栅柱内部设有N型排柱(8);栅柱左侧的势垒层内与P型漏柱右侧的势垒层内均设有阵列孔(10);P型漏柱右侧设有欧姆接触(12),P型漏柱与欧姆接触共同组成漏极(13);钝化层上部设有复合板(17);钝化层和复合板的外围设有保护层(18)。本发明工艺简单、正向阻断与反向阻断好,阈值电压高,可作为开关器件。

    基于交叠耦合板的隧穿场效应器件及制作方法

    公开(公告)号:CN111063738A

    公开(公告)日:2020-04-24

    申请号:CN201911217899.1

    申请日:2019-12-03

    Abstract: 本发明公开了一种基于交叠耦合板的隧穿场效应器件,主要解决现有器件存在的随机杂质涨落及双极关态漏电的问题,其自下而上包括:衬底(1)、GaN基缓冲层(2)、P型InxGa1-xN渐变极化层(3),该渐变极化层(3)的右上部设有N型InyGa1-yN渐变极化层(4),其两侧刻蚀有下台阶(5),该下台阶的左右侧上分别设有源极(7)和漏极(6);两个渐变极化层(3)和(4)的上部设有栅介质层(8);该栅介质层上从左向右依次设有调制栅(10)、栅极(9)和交叠板(11)以及交叠耦合板(12),它们的上部均覆盖有钝化层(13),本发明避免了随机杂质涨落,减小了双极关态漏电,可用于低功耗电子系统。

    多级瓣状体区金属氧化物半导体功率器件及其制作方法

    公开(公告)号:CN113707713A

    公开(公告)日:2021-11-26

    申请号:CN202111015659.0

    申请日:2021-08-31

    Abstract: 本发明公开了一种多级瓣状体区金属氧化物半导体功率器件及其制作方法,主要解决传统同类器件导通电阻、开关频率及击穿特性差的问题。其自下而上包括:漏极(11)、N+型衬底(1)、N‑型外延层(2);N‑型外延层(2)的中部为隔离槽(6),该隔离槽内的上部为槽栅(8);该N‑型外延层(2)上部依次为P型层(4)和N+型层(5);该槽栅及其侧壁和部分N+型层上部为钝化介质(9),该钝化介质上部及侧面包裹源极(10);该N‑型外延层两侧为由m个瓣状结构组成的瓣状区(3);该槽栅下部为由n个隔离块构成的隔离栅(7),两者之间用绝缘介质隔开。本发明提升了器件的击穿特性和开关特性,可作为电力电子系统的开关。

    多级耦合栅隧穿场效应晶体管及制作方法

    公开(公告)号:CN111063735B

    公开(公告)日:2021-07-06

    申请号:CN201911217900.0

    申请日:2019-12-03

    Abstract: 多级耦合栅隧穿场效应晶体管及制作方法。本发明公开了一种多级耦合栅隧穿场效应晶体管,主要解决现有隧穿场效应晶体管存在的双极关态漏电的问题,其底部为衬底(1),衬底(1)的上部自左向右依次设有源区(3)、体区(2)、漏区(4),漏区(4)的右上部设有漏极(5),源区(3)的左上部设有源极(6),体区(2)的上方设有栅介质层(7),栅介质层(7)的上方设有间隔分布的多级耦合栅(8),源区(3)、漏区(4)、漏极(5)、源极(6)、栅介质层(7)、多级耦合栅(8)的外围设有钝化层(9),本发明减小了器件双极关态漏电问题,提升器件开关速度,降低器件功耗,提升了器件的可靠性,可用于低功耗电子系统。

Patent Agency Ranking