-
公开(公告)号：CN115345000A
公开(公告)日：2022-11-15
申请号：CN202210964256.9
申请日：2022-08-11
Applicant: 重庆大学 , 龙腾半导体股份有限公司
IPC: G06F30/20 , G01R31/00 , G01R31/26 , G06F119/02 , G06F119/08
Abstract: 本发明提供的一种基于降温曲线时间常数的IGBT模块状态监测方法，包括：S1.控制IGBT模块的散热风扇以风速FS1工作，然后对IGBT模块通电并并在IGBT模块的温度达到稳态后停止通电，保持散热风扇处于风速FS1的状态直至IGBT模块的温度与环境温度相等；记录IGBT模块温度变化值；S2.基于IGBT模块的温度变化值拟合形成三阶Cauer热网络模型的温度变化曲线；基于温度变化曲线确定出时间常数τ1、τ2和τ3；S3.改变IGBT模块散热风扇的风速为FS2并保持，重复步骤S1‑S2，确定出时间常数τ′1、τ′2和τ′3,S4.构建IGBT模块的IGBT自身的热容和热阻计算模型；基于IGBT模块的IGBT自身的热容和热阻计算模型接触IBGT模块中IGBT自身的热阻和热容。
-
公开(公告)号：CN119475828A
公开(公告)日：2025-02-18
申请号：CN202510067323.0
申请日：2025-01-16
Applicant: 龙腾半导体股份有限公司
Abstract: 本发明涉及一种氧化锌表面氧吸附模型及建立方法、突触性能的预测方法，氧化锌表面氧吸附模型的建立方法包括：建立氧化锌薄膜的几何模型；基于氧化锌薄膜在空气中光响应的慢过程和几何模型，利用一维泊松方程建立氧化锌薄膜在慢过程的表面势；基于几何模型，利用欧姆定律微分形式分别建立暗场下和紫外光场下氧化锌薄膜的电流电压关系；结合表面势和紫外光场下氧化锌薄膜的电流电压关系推导从暗场到紫外光场下电流随时间变化的拟合函数，结合表面势和暗场下氧化锌薄膜的电流电压关系推导从紫外光场到暗场下电流随时间变化的拟合函数，得到氧化锌表面氧吸附模型。本发明建立的模型可以准确预测氧化锌光电突触器件的突触性能。
-
公开(公告)号：CN119421442A
公开(公告)日：2025-02-11
申请号：CN202510018728.5
申请日：2025-01-07
Applicant: 龙腾半导体股份有限公司
Abstract: 本申请提供了一种Low‑k材料的SGT MOSFET及其制备方法，该SGT MOSFET的栅绝缘层采用基于碳掺杂氧化硅的Low‑k材料沉积，屏蔽栅侧壁氧化层采用ONO结构，一方面，可以在保持绝缘层物理厚度不变，漏电不受影响的情况下，通过Low‑k材料降低器件的电容效应，提高器件的性能；另一方面，由于氮化硅层的致密性高，屏蔽栅多晶硅的侧壁和底部都有氮化硅层保护，所以通过提高外延层的掺杂浓度，在不降低击穿电压的基础上，进一步减小器件的导通电阻，降低器件的导通损耗。同时，也可以通过控制刻蚀沟槽侧壁的氧化层和氮化硅层的深度，使得氮化硅层远离栅极多晶硅，提高器件的可靠性。
-
公开(公告)号：CN115579379A
公开(公告)日：2023-01-06
申请号：CN202211187070.3
申请日：2022-09-28
Applicant: 龙腾半导体股份有限公司
IPC: H01L29/06 , H01L29/20 , H01L29/778
Abstract: 本发明为一种降低GaN HEMT器件温度的结构，其克服了现有技术中存在的GaNHEMT器件温度过高降低了器件的可靠性的问题。本发明能降低常规型GaN HEMT器件内部温度，进一步提高器件的可靠性。本发明其结构具有GaN梯形微阱和AlGaN矩形微阱，主要用于降低器件温度，器件结构从底部到顶部依次为：衬底、GaN梯形微阱、GaN缓冲层、AlGaN势垒层、AlGaN矩形微阱、钝化层、源极、栅极、漏极，其中栅极与AlGaN势垒层构成肖特基接触，源极和漏极与GaN缓冲层构成欧姆接触。GaN梯形微阱能增加缓冲层和衬底界面的热扩散面积，具有减小界面热阻的作用，AlGaN矩形微阱具有调制沟道温度分布的作用。
-
公开(公告)号：CN119743967A
公开(公告)日：2025-04-01
申请号：CN202411991939.9
申请日：2024-12-31
Applicant: 龙腾半导体股份有限公司
Abstract: 本发明公开了一种IGBT器件及其制造方法,该器件包括：从下至上依次层叠的衬底层、载流子存储层及P型体区，其中，P型体区的上表面设置有延伸至衬底层的栅极沟槽和多个发射极沟槽；设置在P型体区的上表面的连续的栅氧化层，设置在栅氧化层、控制栅极及发射极填充层的上表面的层间介质层，其上还设置有延伸至P型体区的多个发射极接触孔，与栅极沟槽相邻的第一发射极接触孔设置在栅极沟槽和第一发射极沟槽之间且与第一发射极沟槽的间距较近。本发明提供的IGBT器件性能良好，可显著提升晶圆片内IGBT器件参数的一致性，提高IGBT器件的芯片良率。
-
Patent Agency Ranking
公开(公告)号：CN119592275A
公开(公告)日：2025-03-11
申请号：CN202411872202.5
申请日：2024-12-18
Applicant: 龙腾半导体股份有限公司
IPC: C09J163/00 , C09J11/04 , C08G59/32
Abstract: 本发明涉及一种改性环氧树脂及其制备方法，制备方法包括步骤：S1、将纳米氮化铝与介孔二氧化硅在有机溶剂中进行超声反应，然后对反应产物依次进行离心分离、过滤、洗涤和干燥，得到前驱体AlN@SiO2；S2、将所述前驱体AlN@SiO2与环氧树脂混合后升温达到熔融状态，并在熔融状态下保温，得到改性环氧树脂，所述改性环氧树脂用于作为导热环氧塑封材料进行半导体结构封装。本发明将纳米氮化铝与介孔二氧化硅进行超声反应得到前驱体AlN@SiO2，并与环氧树脂掺杂，显著增强了改性环氧树脂的导热性能，使得改性环氧树脂应用于半导体结构封装时可以提供额外的散热途径，满足电子封装对于高导热封装材料的需求，同时改性环氧树脂具有良好的热性能和力学性能。
-
公开(公告)号：CN114002572A
公开(公告)日：2022-02-01
申请号：CN202111236295.9
申请日：2021-10-22
Applicant: 西安交通大学 , 龙腾半导体股份有限公司
IPC: G01R31/26
Abstract: 本发明公开了一种用于测试功率器件的共源电感的测试电路及测试方法，可以实现准确的测量功率器件的共源电感，同时可以低成本的搭建测试电路，针对不同的封装形式和大小测量器件的共源电感。相比于以前的测量方式，本发明的测量方法不仅能够实现对确定布局后的功率器件的共源电感准确测量，同时可以将功率回路和驱动回路之间的耦合效应考虑在内，对功率器件的共源电感进行测量。
-
公开(公告)号：CN112134443A
公开(公告)日：2020-12-25
申请号：CN202010982777.8
申请日：2020-09-17
Applicant: 西安交通大学 , 龙腾半导体股份有限公司
Abstract: 本发明公开了一种基于临界导通模式的软开关实现及自适应控制方法，对工作于临界导通模式变换器的输入输出电压进行采样，实时计算确定主动管实现零电压开通及最小环流的最优死区时间；检测主动管漏极‑源极电压，判断是否实现软开关；将比较器的输出信号发送到数字控制器，数字控制器根据体二极管的导通状态自适应调整同步整流管导通时间，当判断主动管已实现软开关时，减小同步整流管导通时间以减小环流损耗；当判断主动管没有实现软开关时，增加同步整流管导通时间以实现软开关，实现自适应控制。本发明易实现、抗干扰能力强，能够自适应地调节同步整流管导通时间以实现主动管的软开关，减小环流，提高开关电源的效率。
-
公开(公告)号：CN119767742A
公开(公告)日：2025-04-04
申请号：CN202411969915.3
申请日：2024-12-30
Applicant: 龙腾半导体股份有限公司
Abstract: 本发明公开了一种抑制短沟道效应的SGT MOSFET器件及其制备方法，该器件包括自下至上依次层叠的衬底、第一外延层、第二外延层、金属层；第二外延层的上表面设置有延伸至第一外延层中的第一凹槽，第二外延层的上表面在第一凹槽的两侧分别设置有第一离子注入区和第二离子注入区；第一离子注入区与第一外延层之间的第二外延层及第一离子注入区与第一凹槽之间的第二外延层形成第一离子隔离区，第二离子注入区与第一外延层之间的第二外延层及第二离子注入区与第一凹槽之间的第二外延层形成第二离子隔离区。本发明提供的SGT MOSFET器件中，N隔离层可以降低器件漂移区的掺杂浓度，改善电场分布，从而抑制短沟道效应，提高器件性能。
-
公开(公告)号：CN119342871A
公开(公告)日：2025-01-21
申请号：CN202411870007.9
申请日：2024-12-18
Applicant: 龙腾半导体股份有限公司
Abstract: 本发明涉及一种超级结器件终端结构及其制备方法，终端结构包括：至少一个第一P型外延层、若干N型掺杂区、第一N型外延层和若干第二P型外延层；至少一个第一P型外延层、第一N型外延层依次层叠设置；若干N型掺杂区从第一P型外延层的第一表面延伸至第二表面；位于过渡区和终端区的若干N型掺杂区间隔分布，且相邻两层第一P型外延层中的N型掺杂区相接触；若干第二P型外延层间隔分布在第一N型外延层的内部，有源区的若干第二P型外延层与N型掺杂区相接触，过渡区和终端区的第二P型外延层位于相邻两个N型掺杂区之间且与第一P型外延层相接触。该结构解决了终端区和过渡区耐压低于有源区耐压的问题。
-
-
-
-
-
-
-
-
-
Search Results
25
records
(took 0.04 seconds)
