-
公开(公告)号：CN114361137B
公开(公告)日：2024-08-27
申请号：CN202111644686.4
申请日：2021-12-29
申请人： 锐立平芯微电子(广州)有限责任公司
IPC分类号： H01L23/64
摘要： 本申请公开了一种PIP电容的制作方法，先在器件表面沉积第一多晶硅层、介电层以及第二多晶硅层，再对所述第二多晶硅层和介电层进行刻蚀，以分别形成PIP电容的上极板和介电层，然后再对所述第一多晶硅层进行刻蚀，以分别形成PIP电容的下极板和栅极，最后再沉积侧墙氧化层，对侧墙氧化层进行刻蚀，在PIP电容的下极板两侧和栅极两侧形成侧墙。由此可知，本方案通过将形成侧墙的过程放置在形成PIP电容的上极板、介电层和下极板之后，避免了在PIP电容的下极板的侧壁处形成第二多晶硅层和介电层的残留问题，并通过构建ONO复合介电层代替传统单一的介电层，既消除了多晶硅的残留问题又提高了电容器的电容量，使得器件性能得到提升和改善。
-
公开(公告)号：CN115692265A
公开(公告)日：2023-02-03
申请号：CN202211360691.7
申请日：2022-11-02
摘要： 本发明公开了一种平坦化制程中改善直线缺陷的方法，其可减少晶圆表面直线形缺陷、水印或有机物残留，可提高加工效率，该方法基于平坦化机台实现，平坦化机台包括晶圆放置台、位于晶圆放置台一侧的干燥装置，晶圆放置台用于固定晶圆，干燥装置上开有至少两排平行分布的喷气孔，每排包含至少两个间隔分布的喷气孔，该方法包括：将晶圆放置于晶圆放置台，使喷气孔与晶圆的待干燥面对应，晶圆与干燥装置产生相对位移的过程中，通过干燥装置的喷气孔向晶圆的待干燥面喷射气体。
-
公开(公告)号：CN115621308A
公开(公告)日：2023-01-17
申请号：CN202211361606.9
申请日：2022-11-02
IPC分类号： H01L29/417 , H01L21/768 , H01L29/40 , H01L29/51 , H01L29/72 , H01L29/78
摘要： 本发明涉及电晶体的接触电阻技术领域,公开了降低电晶体的电极接触电阻的方法、电晶体和导电结构，其中方法包括以下步骤S1：蚀刻好电晶体的电极接触孔后，在电极接触孔的内壁制作一层二维材料层，形成第二接触孔；S2：在第二接触孔的内壁制作一层金属层，形成第三接触孔；S3：在第三接触孔内填充金属；在实际使用时，本发明通过在金属层与第二电极和在金属层与第三电极之间分别设置二维材料层，二维材料层相当于MIS结构中绝缘层，可以让第二电极或者第三电极的表面接触电子能真正达到电子穿隧效应的性能，进而降低接触电阻。
-
公开(公告)号：CN115421027A
公开(公告)日：2022-12-02
申请号：CN202211131152.6
申请日：2022-09-16
摘要： 本申请提供了一种芯片失效类型测试系统，包括：检测装置，用于输出检测信号至待测芯片；处理装置，与检测装置通信连接，且与待测芯片通信电连接，处理装置用于至少控制检测信号的测试频率和测试功率以对待测芯片进行测试，并根据待测芯片在测试过程中的输出信号确定到待测芯片是否失效以及在失效情况下确定失效类型。该系统将处理装置与检测装置连接，通过处理装置至少控制检测信号的测试频率和测试功率以对待测芯片进行测试，并根据待测芯片在测试过程中的输出信号确定到待测芯片是否失效以及在失效情况下确定失效类型，实现芯片测试的自动化控制，进而解决了现有技术中无法自动识别区分芯片失效类型的问题。
-
公开(公告)号：CN114823876A
公开(公告)日：2022-07-29
申请号：CN202210484115.7
申请日：2022-05-06
IPC分类号： H01L29/417 , H01L23/367 , H01L29/78 , H01L21/28 , H01L21/336
摘要： 本发明公开了一种FDSOI器件及其制造方法，包括由下往上依次设置的衬底、埋氧层和绝缘体上硅层，绝缘体上硅层顶部设置有源极、漏极和栅极，栅极位于源极和漏极之间，栅极的侧壁上设置有侧墙，漏极上还设置有导热区，漏极通过导热区与衬底连接。本发明的FDSOI器件的漏极通过导热区直接连接衬底，使漏极附近因热载流子效应产生的热量可以传递至衬底，可有效改善器件的自加热效应，提升器件性能；利用刻蚀混合区时使用的光罩同步刻蚀形成填充槽，可在加工形成导热区的过程中，简化生产工艺，提升生产效率，降低生产成本。
-
公开(公告)号：CN114823530A
公开(公告)日：2022-07-29
申请号：CN202210467653.5
申请日：2022-04-29
IPC分类号： H01L21/8234 , H01L27/11
摘要： 本发明公开了一种减少源漏极短路的方法及静态随机存储器，其可降低相邻晶体管源漏极之间产生桥连而短路的风险，可提高集成电路单位面积内半导体器件密度，该方法包括以下步骤：提供衬底，衬底上分布有间隔设置的第一沟槽隔离区，衬底及第一沟槽隔离区顶端沉积有自下而上依次分布的体硅层、OPL层、抗反射层、光刻胶层；对OPL层的中部刻蚀，获得刻蚀槽，将光刻胶层去除，在刻蚀槽内及抗反射层顶端沉积第一蚀刻层，在第一刻蚀层顶端沉积第二蚀刻层，将OPL层上方及刻蚀槽内部的部分第一刻蚀层、第二刻蚀层去除，获取隔离层，隔离层的宽度等于相邻两个晶体管源漏极之间的最小间距，去除隔离层两侧的OPL层，使隔离层两侧的体硅层生长出源漏极。
-
公开(公告)号：CN116165849A
公开(公告)日：2023-05-26
申请号：CN202211725772.2
申请日：2022-12-30
摘要： 本发明公开了一种光刻图形拼接方法及拼接误差检测方法，其可满足大尺寸芯片电路图形的光刻需求，可防止光刻出的电路图形缺失，光刻图形拼接方法包括：将芯片版图分割成至少两个，获得若干芯片拼接版图，根据芯片版图设计光罩版图，对光罩版图进行分割，获得若干光罩拼接版图，依次采用不同的光罩拼接版图对芯片进行曝光，获得电路图形，拼接误差检测方法，用于对采用光刻图形拼接方法获得的电路图形的误差进行检测，该方法包括提供若干测试图形，收集验证集中的测试图形数据，建立相应的尺寸数据库、形状数据库，收集拼接曝光导致的第一间距误差，建立误差数据库，建立拼接效果判断方法及OPC修正模型。
-
公开(公告)号：CN115831794A
公开(公告)日：2023-03-21
申请号：CN202211564312.6
申请日：2022-12-07
摘要： 本申请提供了一种故障诊断方法和故障诊断装置。在该故障诊断方法中，利用获取到的晶圆的缺陷信息和晶圆的故障位元信息，筛选出晶圆的致命缺陷，即筛选出导致晶圆中位元故障的晶圆缺陷；之后，根据获取到的晶圆的缺陷诊断结果信息，确定出造成致命缺陷的原因。由于致命缺陷是导致位元故障的晶圆缺陷，所以造成致命缺陷的原因即为导致位元故障的原因，因此本申请提供的故障诊断方法可以及时诊断出导致晶圆中位元故障的原因。
-
公开(公告)号：CN115763538A
公开(公告)日：2023-03-07
申请号：CN202211325324.3
申请日：2022-10-27
IPC分类号： H01L29/10 , H01L29/165 , H01L29/06 , H01L29/78 , H01L21/336
摘要： 本发明涉及半导体领域,公开了提高MOS管的SiGe沟道与高K介质层的界面质量的方法，包括如下步骤：S1：提供晶圆，晶圆上设有用于制作Core PMOS的第一区域，第一区域的顶部设有SiGe层；S2：在SiGe层的顶部制作第一厚度的Si层；S3：在Si层上制作高K介质层，在实际使用时，本发明通过先在SiGe层上生长一层Si层，然后在Si层上生长高K介质层，可以提高SiGe层与高K介质层的界面质量，降低界面态密度，从而提高器件的迁移率和降低低频噪声。
-
公开(公告)号：CN115602622A
公开(公告)日：2023-01-13
申请号：CN202211325356.3
申请日：2022-10-27
IPC分类号： H01L21/768 , H01L21/311
摘要： 本发明公开了一种利用蚀刻回蚀工艺增大气隙的方法，其可有效增大气隙体积，同时可降低寄生电容值，半导体器件包括自下而上依次分布的衬底、层间介质层、第一光罩，该方法包括：选定气隙区域，扩散屏障在选定气隙区域打开，刻蚀待生成气隙的层间介质层，形成气隙腔，去除第一光罩后，沉积共形电介质阻挡层，在气隙腔中填充第一填充物，对第一填充物进行回蚀，在第一刻蚀槽内堆栈第二填充物，并使第二填充物覆盖于共形电介质阻挡层、扩散屏障的上表面，在第二填充物的上表面覆盖第二光罩，对第一刻蚀区域的第二填充物进行刻蚀，形成第二刻蚀槽，去除第二光罩后，刻蚀气隙腔中的第一填充物，在第二刻蚀槽内沉积非共形电介质，形成气隙。
-
-
-
-
-
-
-
-
-
搜索结果
41 条记录 (耗时 0.046 秒)
