-
公开(公告)号：CN107731831B
公开(公告)日：2019-12-17
申请号：CN201710733227.0
申请日：2017-08-24
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/11529 , H01L27/11551 , H01L27/11573 , H01L27/11578 , H01L21/768
摘要： 本发明提供了一种改善接触孔插塞氧化物凹陷的工艺方法，通过在经化学机械研磨工艺(CMP)处理的接触孔堆叠结构的表面插入一层硬质的化学机械研磨截止层，来实现随后通过化学机械研磨工艺(CMP)，将原子层沉积工艺(ALD)沉积顶层选择栅切线氧化物材料步骤中形成的多余的顶层选择栅切线氧化物材料层去除，从而在随后等离子体增强化学的气相沉积法(PECVD)形成的插塞氧化物及堆叠结构中不再有原子层沉积工艺(ALD)沉积的氧化物层，也因此，在随后的接触孔(Channel Hole)湿法刻蚀工艺(如DHF湿法刻蚀)中，避免了由于原子层沉积工艺(ALD)沉积的氧化物层的过快刻蚀而导致的接触孔(Channel Hole)的弯曲状(Bowing Profile)形貌的加剧，从而提高了3D NAND闪存的整体性能。
-
公开(公告)号：CN107658223B
公开(公告)日：2019-04-12
申请号：CN201710733224.7
申请日：2017-08-24
申请人： 长江存储科技有限责任公司
IPC分类号： H01L21/311 , H01L21/3213 , H01L27/1157 , H01L27/11578
摘要： 本发明提供了一种3D NAND闪存结构中多晶硅插塞的制备工艺，采用干法刻蚀工艺替换了常规工艺中的第一次化学机械抛光的平坦化处理工艺，由于干法刻蚀的刻蚀气体通常具有选择性，因此可以通过选择刻蚀气体的种类来控制刻蚀的对象，从而使刻蚀精确截止于想要停留的空间位置；而由于干法刻蚀具有更高的精度和可控性，能够有效彻底的去除多余的多晶硅和顶层氮化硅，同时尽量避免对于氧化物的去除。因此，能够有效避免了多晶硅的残留，并保证多晶硅插塞高度和形貌的均匀性，从而提高产品性能。
-
公开(公告)号：CN107731840B
公开(公告)日：2019-01-29
申请号：CN201710733232.1
申请日：2017-08-24
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/1157 , H01L27/11578 , H01L21/311 , H01L21/316 , H01L21/3105
摘要： 本发明提供了一种3D NAND闪存结构的制备工艺，通过在两次CMP平坦化的工艺步骤中增加了磷酸溶液的湿法刻蚀工艺来有效去除O/N堆叠结构最上层的硬质氮化硅层和ONO堆叠结构中邻近所述多晶硅插塞的一部分氮化硅存储层，从而避免ONO堆叠结构中的氮化硅存储层在水平方向上与多晶硅插塞平齐，进而避免了加压时有电子穿过氧化物隧穿层而被氮化硅存储层捕获；同时，控制刻蚀后ONO堆叠结构中的氮化硅存储层的高度高于顶层选择栅(TSG)的高度，从而保证产品的性能。本发明的上述工艺能够有效避免了掺杂离子的减少和阈值电压的劣化，从而提高了产品的整体性能。
-
公开(公告)号：CN107591409B
公开(公告)日：2019-01-18
申请号：CN201710733221.3
申请日：2017-08-24
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/11578
摘要： 本发明提供了一种3D NAND闪存中沟道结构的制作方法，通过将堆叠结构的刻蚀与硅外延层表面硅槽的形成相隔离的工艺步骤，在干法刻蚀工艺中，避免了使用氟基气体混合物作为等离子体刻蚀的刻蚀气体，从而避免对于沟道侧壁和硅外延层的破坏；同时也避免了使用高能离子轰击对于硅外延层的破坏，以及造成的硅外延层界面高度的不均匀性等问题；通过多晶硅和帽氧化物层的湿法去除，顺便形成了硅外延层表面的硅槽，能够有效控制浅硅槽的形成，从而获得好的二次多晶硅的沉积效果，避免了L脚缺陷的出现。通过上述工艺，能够获得更为良好和均匀的外延生长和二次多晶硅沉积效果，从而优化3D NAND闪存中的沟道结构，并提高了3D NAND闪存产品的整体性能。
-
公开(公告)号：CN107863305A
公开(公告)日：2018-03-30
申请号：CN201711167910.9
申请日：2017-11-21
申请人： 长江存储科技有限责任公司
IPC分类号： H01L21/66
摘要： 本发明提供了一种SONO刻蚀工艺的检测方法，其包括以下步骤：形成沟道侧壁堆叠结构，所述堆叠结构为SONO的堆叠结构；刻蚀所述沟道侧壁堆叠结构；在所述沟道中沉积填充掺杂的多晶硅；对所述掺杂的多晶硅进行平坦化处理；进行电子束检测(EBI)以检测所述刻蚀步骤的刻蚀效果。本发明由于采用了在SONO刻蚀后进行的掺杂多晶硅的沉积填充步骤和退火步骤，能够实现SONO刻蚀工艺步骤后的在线电子束检测(EBI)，从而缩短了刻蚀工艺检测的周期，并且提高了检测的精度和有效性。
-
公开(公告)号：CN107731671A
公开(公告)日：2018-02-23
申请号：CN201710733222.8
申请日：2017-08-24
申请人： 长江存储科技有限责任公司
IPC分类号： H01L21/225 , H01L27/11568 , H01L27/11578
摘要： 本发明提供了一种3D NAND闪存结构中改善硅外延生长中离子注入硼元素扩散的工艺，通过采用含有F和/或Cl的气体对硅外延生长的硅槽界面进行等离子体处理，能够有效将硅外延生长界面的单晶硅破坏进而转化为非晶硅，而非晶硅界面的硅外延生长速度要比单晶硅界面的硅外延生长速度慢，从而有利于形成硅外延层与衬底之间的空位(Void)；形成的空位(Void)成为了硼元素界面扩散的屏障(Barrier)，有效阻挡了离子注入掺杂的硼元素从硅外延层扩散至硅衬底，从而提高了硅外延层的阈值电压(Vt)特性，进而最终提高了3D NAND闪存的整体性能。
-
公开(公告)号：CN107482017A
公开(公告)日：2017-12-15
申请号：CN201710726116.7
申请日：2017-08-22
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/11582 , H01L27/1157
CPC分类号： H01L27/11582 , H01L27/1157
摘要： 本发明提供了一种3D NAND闪存沟道孔的制备工艺，通过增加了多晶硅保护层的沉积厚度，形成了对ONO栅极绝缘堆叠结构更好的保护效果，从而可以省略以往常规工艺中的氧化物保护层的沉积步骤，节省了整个工艺流程，提高了效率；同时，由于不再有氧化物保护层，从而避免了氧化物保护层去除不净而引起的氧化物残留，也将使得多晶硅保护层的去除更为容易和彻底，进而避免了可能出现的第二次多晶硅沉积界面及缺陷的风险，因此产品性能得以保证；并且，由于不再有氧化物保护层，将有可能获得刻蚀前沟道顶部更为开阔的开口，从而利于深沟道底部的刻蚀；通过本发明的上述工艺，就能够低成本、高效率的完成ONO堆叠结构的刻蚀，从而提高3D NAND闪存的整体性能。
-
公开(公告)号：CN107731671B
公开(公告)日：2019-11-12
申请号：CN201710733222.8
申请日：2017-08-24
申请人： 长江存储科技有限责任公司
IPC分类号： H01L21/225 , H01L27/11568 , H01L27/11578
摘要： 本发明提供了一种3D NAND闪存结构中改善硅外延生长中离子注入硼元素扩散的工艺，通过采用含有F和/或Cl的气体对硅外延生长的硅槽界面进行等离子体处理，能够有效将硅外延生长界面的单晶硅破坏进而转化为非晶硅，而非晶硅界面的硅外延生长速度要比单晶硅界面的硅外延生长速度慢，从而有利于形成硅外延层与衬底之间的空位(Void)；形成的空位(Void)成为了硼元素界面扩散的屏障(Barrier)，有效阻挡了离子注入掺杂的硼元素从硅外延层扩散至硅衬底，从而提高了硅外延层的阈值电压(Vt)特性，进而最终提高了3D NAND闪存的整体性能。
-
公开(公告)号：CN107946311A
公开(公告)日：2018-04-20
申请号：CN201711166878.2
申请日：2017-11-21
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/1157 , H01L27/11578 , H01L21/02 , H01L21/3065
摘要： 本发明提供了一种3D NAND闪存结构的沟道刻蚀过程中控制3D NAND闪存结构的沟道关键尺寸的方法，通过在沟道刻蚀工艺前增加湿法清洗的工艺步骤，能够有效清除衬底背面形成的有害的氧化物绝缘材料；由于衬底背面形成的有害的绝缘材料被去除，从而有利于衬底一侧的电极集聚更多的负电荷，进而增强等离子源正负电极之间正、负电荷的吸引力，从而保证等离子源的垂直下行，以使得等离子刻蚀尽量各向异性的垂直于衬底表面向下刻蚀，避免其他方向的无益、甚至是有害刻蚀；基于等离子刻蚀各向异性刻蚀的强化，更便于控制沟道的关键尺寸(CD)，从而有效保证了沟道关键尺寸的精度，进而提高了3D NAND闪存的整体性能。
-
公开(公告)号：CN107731741B
公开(公告)日：2019-01-29
申请号：CN201710733200.1
申请日：2017-08-24
申请人： 长江存储科技有限责任公司
IPC分类号： H01L21/768 , H01L27/11568 , H01L27/11578
摘要： 本发明提供了一种改善接触孔插塞氧化物凹陷的工艺方法，通过将预清洗工艺中湿法刻蚀(DHF+SC1)替换为等离子体干法刻蚀，从而能够避免由于ALD氧化物和PECVD氧化物湿法刻蚀速率不同而产生的原子层沉积工艺(ALD)沉积的氧化物层的过快刻蚀而导致的接触孔(Channel Hole)的弯曲状(Bowing Profile)形貌的加剧的情况；同时由于等离子体干法刻蚀的各向异性特点，能够有效控制预清洗工艺主要针对硅槽底部表面，而对于接触孔侧壁的刻蚀较少，从而避免了接触孔(Channel Hole)的弯曲状(Bowing Profile)形貌的加剧，从而提高了3D NAND闪存的整体性能，从而提高了3D NAND闪存的整体性能。
-
-
-
-
-
-
-
-
-
搜索结果
25 条记录 (耗时 0.168 秒)